|
|
|
содержание .. 17 18 19 20 ..
%
!#*%!#&
F
*:,$* $I*:+*
F
*)&* !)!@&’! +($*,#)KH (*L*)&M
5
@!"!
3
ющая
система
уравнений
,
полученная
для
логической
схемы
триггера
(
рис
. 3.
1
4):
B
=
not
(
R
and
C
);
Q
=
no
t (
B
and
P
);
P
=
not
(
A
and
Q
);
A
=
not
(
S
and
C
).
K+’*,"#**.$
/#-$4’
отражают
не
только
логические
функции
,
но
и
временные
задержки
в
рас
-
пространении
сигналов
.
Асинхронная
модель
логического
элемента
имеет
вид
y
(
t+t
зд
) =
f
(
X
(
t
)),
(3.43)
где
t
зд
—
задержка
сигнала
в
элементе
;
f —
логическая
функция
.
Запись
(3.43)
означает
,
что
выходной
сигнал
y
принимает
значение
логической
функции
,
соответствующее
значениям
аргументов
X
(
t
),
в
момент
времени
t+t
зд
.
Следовательно
,
асинхронные
модели
можно
использовать
для
анализа
динами
-
ческих
процессов
в
логических
схемах
.
Термины
синхронная
и
асинхронная
модели
можно
объяснить
ориентированностью
этих
моде
-
лей
на
синхронные
и
асинхронные
схемы
соответственно
.
В
синхронных
схемах
передача
сигналов
между
цифровыми
блоками
происходит
только
при
подаче
на
специальные
синхровходы
тактовых
(
синхронизирующих
)
импульсов
.
Частота
тактовых
импульсов
выбирается
такой
,
чтобы
к
моменту
прихода
синхроимпульса
переходные
процессы
от
предыдущих
передач
сигналов
фактически
закон
-
чились
.
Следовательно
,
в
синхронных
схемах
расчет
задержек
не
актуален
,
быстродействие
устройст
-
ва
определяется
заданием
тактовой
частоты
.
Синхронные
модели
можно
использовать
не
только
для
выявления
принципиальных
ошибок
в
схемной
реализации
заданных
функций
.
С
их
помощью
можно
обнаруживать
места
в
схемах
,
опас
-
ные
,
с
точки
зрения
,
возникновения
в
них
искажающих
помех
.
Ситуации
,
связанные
с
потенциальной
опасностью
возникновения
помех
и
сбоев
,
называют
"’+%)/’
+2#9
.
Различают
статический
и
динамический
риски
сбоя
.
Статический
риск
сбоя
иллюстрирует
ситуация
рис
. 3.
1
5,
если
на
два
входа
элемента
И
могут
приходить
перепады
сигналов
в
противоположных
направлениях
,
как
это
пока
-
зано
на
рис
. 3.
1
5,
2
.
Если
вместо
идеального
случая
,
когда
оба
перепада
приходят
в
момент
времени
Т
,
перепады
вследствие
разброса
задержек
придут
неодновременно
,
причем
так
,
как
показано
на
рис
. 3.
1
5,
б
,
то
на
выходе
эле
-
мента
появляется
импульс
помехи
,
который
может
иска
-
зить
работу
всего
устройства
.
Для
устранения
таких
рис
-
ков
сбоя
нужно
уметь
их
выявлять
.
С
этой
целью
приме
-
няют
трехзначное
синхронное
моделирование
.
При
этом
тремя
возможными
зна
-
чениями
сигналов
являются
0,
1
и
⊗
,
причем
значение
⊗
интерпретируется
как
неопределенность
.
Правила
выпол
-
нения
логических
операций
И
,
ИЛИ
,
НЕ
в
трехзначном
алфавите
очевидны
из
рассмотрения
табл
. 3.6.
В
ней
вторая
строка
отведена
для
значений
одного
аргумента
,
а
первый
столбец
—
для
значений
второго
аргумента
,
значения
функций
представлены
ниже
второй
строки
и
правее
первого
столбца
.
При
анализе
рисков
сбоя
на
каждом
такте
вместо
однократного
решения
уравнений
модели
про
-
изводят
двукратное
решение
,
поэтому
можно
говорить
об
исходных
,
промежуточных
(
после
первого
решения
)
и
итоговых
(
после
второго
решения
)
значениях
переменных
.
Для
входных
сигналов
допус
-
тимы
только
такие
последовательности
исходных
,
промежуточных
и
итоговых
значений
: 0-0-0,
1
-
1
-
1
,
0-
⊗
-
1
,
1
-
⊗
-0.
Для
других
переменных
появление
последовательности
0-
⊗
-0
или
1
-
⊗
-
1
означает
нео
-
пределенность
во
время
переходного
процесса
,
т
.
е
.
возможность
статического
риска
сбоя
.
&
.
+
.
)
"#$%!#&’&($"!))$* +($*,#&($"!)&*
75
%+,
. 3.
)
5
.
Статический
риск
сбоя
:
:
-
схема
;
B
-
диаграмма
сигналов
Операция
И
ИЛИ
НЕ
0
⊗
1
0
⊗
1
0
⊗
1
0
0
0
0
0
⊗
1
1
⊗
0
⊗
0
⊗
⊗
⊗
⊗
1
-
1
0
⊗
1
1
1
1
-
M:BD+=:
3.6.
%
!#*%!#&
F
*:,$* $I*:+*
F
*)&* !)!@&’! +($*,#)KH (*L*)&M
5
@!"!
3
Для
простейшей
схемы
(
рис
. 3.
1
5,
)
)
результаты
трехзначного
моделирования
представлены
в
табл
. 3.7.
Динамический
риск
сбоя
иллюстрируют
схема
и
временные
диаграммы
рис
. 3.
1
6.
Сбой
выражается
в
появлении
вместо
одного
пере
-
пада
на
выходе
,
что
имеет
место
при
правиль
-
ном
функционировании
,
нескольких
перепа
-
дов
.
Обнаружение
динамических
рисков
сбоя
также
выполняют
с
помощью
двукратного
решения
уравнений
модели
,
но
при
использовании
пятизначного
алфавита
с
множеством
значений
{0,
1
,
⊗
,
α
,
β
},
где
α
интерпретируется
как
положительный
перепад
,
β
—
как
отрицательный
перепад
,
остальные
символы
имеют
прежний
смысл
.
В
отсутствие
сбоев
последовательности
значений
переменных
в
исходном
,
промежуточном
и
итоговом
состояниях
могут
быть
такими
: 0-0-0,
1
-
1
-
1
,
0-
α
-
1
,
1
-
β
-0.
Последовательности
0-
⊗
-
1
или
1
-
⊗
-0
ука
-
зывают
на
динамический
риск
сбоя
.
Трехзначный
алфавит
можно
использовать
и
в
асинхронных
моделях
.
Пусть
в
модели
y
(
t+t
зд
) =
f
(
X
(
t
))
в
момент
времени
t
1
входы
X
(
t
1
)
таковы
,
что
в
момент
времени
t
1
+t
зд
происходит
переключение
выходного
сигнала
y
.
Но
если
учитывать
разброс
задержек
,
то
t
зд
принимает
некоторое
случайное
зна
-
чение
в
диапазоне
[
t
зд
min
,
t
зд
max
]
и
,
следовательно
,
в
модели
в
интервале
времени
от
t
1
+
t
зд
min
до
t
1
+
t
зд
max
сигнал
y
должен
иметь
неопределенное
значение
Д
.
Именно
это
и
достигается
с
помощью
трехзначного
асинхронного
моделирования
.
E
.-
4
51
D4@+A.
,7
4@
4
/
4
5.D+84
9:0+>
.
В
отношении
асинхронных
моделей
возможны
два
ме
-
тода
моделирования
—
пошаговый
(
инкрементный
)
и
событийный
.
В
0#>)8#(#/
/$&#-$
время
дискретизируется
и
вычисления
по
выражениям
модели
выполня
-
ются
в
дискретные
моменты
времени
t
0
,
t
1
,
t
2
...
и
т
.
д
.
Шаг
дискретизации
ограничен
сверху
значением
допустимой
погрешности
определения
задержек
и
потому
оказывается
довольно
малым
,
а
время
ана
-
лиза
значительным
.
Для
сокращения
времени
анализа
используют
+#2.&’;*.;
/$&#-
.
В
этом
методе
событием
на
-
зывают
изменение
любой
переменной
модели
.
Событийное
моделирование
основано
на
следующем
правиле
:
#2")A$*’$
%
/#-$4’
4#8’1$+%#8#
B4$/$*&)
0"#’+,#-’&
-%#
(
&#/
+471)$
,
$+4’
*)
(,#-),
B#
B4$/$*&)
0"#’6#>4#
+#2.&’$
.
В
сложных
логических
схемах
на
каждом
такте
синхронизации
обычно
происходит
переключение
всего
лишь
2-3%
логических
элементов
и
,
соответственно
,
в
собы
-
тийном
методе
в
несколько
раз
уменьшаются
вычислительные
затраты
по
сравнению
с
пошаговым
моделированием
.
Методы
анализа
синхронных
моделей
представляют
собой
методы
решения
систем
логических
уравнений
.
К
этим
методам
относятся
метод
простых
итераций
и
метод
Зейделя
,
которые
аналогичны
одноименным
методам
решения
систем
алгебраических
уравнений
в
непрерывной
математике
.
Применение
этих
методов
к
моделированию
логических
схем
удобно
проиллюстрировать
на
примере
схемы
триг
-
гера
(
см
.
рис
. 3.
1
4).
В
табл
. 3.8
представ
-
лены
значения
переменных
модели
в
ис
-
ходном
состоянии
и
после
каждой
итера
-
ции
в
соответствии
с
методом
простых
итераций
.
В
исходном
состоянии
задают
начальные
(
возможно
произвольные
)
зна
-
чения
промежуточных
и
выходных
пере
-
менных
,
в
данном
примере
это
значения
переменных
B, Q, P, A
,
соответствующие
предыдущему
состоянию
триггера
.
Но
-
вое
состояние
триггера
должно
соответ
-
ствовать
указанным
в
таблице
изменив
-
&
.
+
.
)
"#$%!#&’&($"!))$* +($*,#&($"!)&*
76
Значения
a
B
y
исходные
1
0
0
промежуточные
⊗
⊗
⊗
итоговые
0
1
0
M:BD+=:
3.7
Итерация
R
S
C
B
Q
P
A
Предыдущее
состояние
0
0
0
1
1
0
1
Исходные
значения
(
итерация
0)
0
1
1
1
1
0
1
Итерация
1
0
1
1
1
*
1
0
0*
Итерация
2
0
1
1
1
1
1
*
0
Итерация
3
0
1
1
1
0*
1
0
Итерация
4
0
1
1
1
0
1
*
0
M:BD+=:
3.8
%+,
. 3.
)
6.
Динамический
риск
сбоя
|