МИКРОСХЕМА ИНТЕГРАЛЬНАЯ К1921ВК01Т. Руководство пользователя (от 10.09.2019)

241

Т а б л и ц а А . 2 . 7 – Регистр задания выходного делителя PLL

PLL_OD

8003_0098h

Сброс: 00000000h

Поле

Биты

Описание

PLL_OD 1-0

Выходной делитель NO
00 Выключен
01
10

1/2

11 1/4

–

31-2

Зарезервировано

Т а б л и ц а А . 2 . 8 – Регистр задания опорного делителя PLL

PLL_NR

8003_009Ch

Сброс: 00000000h

Поле

Биты

Описание

R_PLL

4-0

Значение опорного делителя.
Вычисляется по формуле NR = R_PLL+2

–

31-5

Зарезервировано

Т а б л и ц а А . 2 . 9 – Регистр задания делителя обратной связи PLL

PLL_NF

8003_00A0h

Сброс: 00000000h

242

Окончание таблицы А.2.9

Поле

Биты

Описание

F_PLL

8-0

Значение делителя обратной связи.
Вычисляется по формуле NF = F_PLL + 2
Значение выходной частоты PLL вычисляется с использованием
значений опорного и выходного делителей, а также делителя обратной
связи по формуле FOUT = (FIN × NF) / (NO × NR),
где FIN – входная частота PLL
При расчете коэффициентов деления PLL должны выполняться
следующие условия:
- 3,2 МГц < fin < 150 МГц;
- 800 КГц < fref < 8МГц;
- 200 МГц < fvco < 500МГц,
где частота фазового детектора вычисляется по формуле
fref = fin / (2 × NR), а частота VCO вычисляется по формуле
fvco = fin × (NF / NR)

–

31-9

Зарезервировано

Т а б л и ц а А . 2 . 1 0 – Регистр настройки контроллера внешней памяти

EXT_MEM_CFG

8003_00A4h

Сброс: 80000007h

Поле

Биты

Описание

8/16BIT

Бит задания разрядности контроллера внешней памяти
0

8-разрядный режим работы

16-разрядный режим работы

CE_MASK 17-9

Маска адреса для сигналов RamCen [1] и RamOen [1].
Сигналы RamCen вычисляются по следующей схеме:
RamCen[1] = not { ExtMemCE_MASK & ExtMem_ADDR[19 : 11] }
RamCen[0] = not RamCen[1]
ExtMem_ADDR[17 : 10] – выходной адрес контроллера внешней
памяти

RWWS

8-6

Длительность цикла переключения шины.
Поле задает паузу между циклами чтения и записи на внешней шине
в количестве тактов сигнала системной частоты.
Значение 000b соответствует одному такту, значение 111b – восьми

WRITEWS 5-3

Длительность цикла записи слова данных.
Поле задает длительность цикла записи на внешней шине в
количестве тактов сигнала системной частоты.
Значение 000b соответствует одному такту, значение 111b – восьми

243

Окончание таблицы А.2.10

Поле

Биты

Описание

READWS

2-0

Длительность цикла чтения слова данных.
Поле задает длительность цикла чтения на внешней шине в
количестве тактов сигнала системной частоты.
Значение 000b соответствует одному такту, значение 111b – восьми

–

30-18

Зарезервировано

Т а б л и ц а А . 2 . 1 1 – Регистры 0, 1 и 2 настройки блоков АЦП

ADC_CTRL0

8003_00A8h

Сброс: 00000000h

ADC_ CTRL1

8003_00AСh

Сброс: 00000000h

ADC_ CTRL2

8003_013Ch

Сброс: 00000000h

Поле

Биты

Описание

DIV_
ADCn

31-26,
23-18,
15-10,
7-2

Поле задания коэффициента делителя частоты тактового сигнала,
подаваемого на АЦП

244

Окончание таблицы А.2.11

Поле

Биты

Описание

DIVEN_
ADCn

25,17,
9,1

Бит включения делителя
0

Частота тактового сигнала равна системной частоте

Частота тактового сигнала определяется по формуле
Fsysclk/(2×(X+1)), X – значение поля DIV_ADCn

CLKEN_
ADCn

24,16,
8,0

Бит включения тактового сигнала (n от 0 до 11)
0

Выключен

Включен

Т а б л и ц а А . 2 . 1 2 – Регистр синхронизации блоков ШИМ

PWM_SYNC

8003_00B0h

Сброс: 00000000h

Поле

Биты

Описание

TBCLKSYNC

8-0

Биты сброса счетчиков предварительных делителей блоков
ШИМ.
Нулевой бит поля TBCLKSYNC сбрасывает счетчик блока
ШИМ0, восьмой бит – сбрасывает счетчик блока ШИМ8
0

Сброс бита сбрасывает соответствующий счетчик

Установка бита задает режим счета

–

31-9

Зарезервировано

Т а б л и ц а А . 2 . 1 3 – Регистр настройки синхронизации блоков ШИМ

PWM_CTRL

8003_00B4h

Сброс: 00000000h

Поле

Биты

Описание

SYNCR
EG

Генератор импульса синхронизации
0

Нет действий

Запись единицы генерирует импульс синхронизации SYNCI на
входе блока ШИМ1

245

Окончание таблицы А.2.13

Поле

Биты Описание

CAPSY
NCSEL

Бит выбора источника синхронизации для блоков захвата 3, 4 и 5
(см. рисунок 14.3)
0

Синхронизация от блока захвата 2

Синхронизация от блока ШИМ0

SYNCS
ELECT

1-0

Выбор схемы синхронизации модулей ШИМ
00

Последовательное включение: (ШИМ0–ШИМ1–ШИМ2–ШИМ3–
ШИМ4–ШИМ5–ШИМ6–ШИМ7–ШИМ8)

Группы: (ШИМ0–ШИМ1–ШИМ2) и (ШИМ0–ШИМ3–ШИМ4–
ШИМ5–ШИМ6–ШИМ7–ШИМ8)

Группы: (ШИМ0–ШИМ1–ШИМ2–ШИМ3–ШИМ4–ШИМ5) и
(ШИМ0–ШИМ6–ШИМ7–ШИМ8)

Группы: (ШИМ0–ШИМ1–ШИМ2), (ШИМ0–ШИМ3–ШИМ4–
ШИМ5) и (ШИМ0–ШИМ6–ШИМ7–ШИМ8)

–

31-4

Зарезервировано

Т а б л и ц а А . 2 . 1 4 – Регистр настройки системной частоты микроконтроллера

SYS_CLK

8003_00B8h

Сброс: 00000000h

Поле

Биты

Описание

CURR_SRC

10-8

Поле-индикатор источника синхросигнала.
Значение поля указывает на блок, который в текущий момент
времени является источником синхросигнала (см. SEL_SRC)

SEL_SRC

2-0

Поле выбора источника синхросигнала
000

Выбор источника зависит от состояния сигнала на входе
микроконтроллера CPE_pad
0

Блок POR

Вход микроконтроллера XI_OSC

001

Блок POR

010

Вход микроконтроллера XI_OSC

011

Блок PLL

100

Блок PLL с делителем PLLDIV (см. регистр PLL_CTRL)

101

Блок USB (60 МГц)

110

Вывод микроконтроллера A0 (для вывода должна быть
включена альтернативная функция CLK_USB)

111

Вывод микроконтроллера A8 или B3 (для вывода должна
быть включена альтернативная функция MII_TXCLK)

–

31-16,
15-11,
7-3

Зарезервировано

246

Т а б л и ц а А . 2 . 1 5 – Регистр настройки разрешения тактовых сигналов периферии

APB_CLK

8003_00BCh

Сброс: 00000000h

Поле

Биты

Описание

ADCEN

Бит разрешения тактирования контроллера АЦП
0

Запрещено

Разрешено

I2CEN

21-20

Бит разрешения тактирования блоков I2C
Младший бит поля управляет тактированием блока I2C0, старший бит
– блоком I2C1.
0

Запрещено

Разрешено

WDEN

Бит разрешения тактирования сторожевого таймера
0

Запрещено

Разрешено

PWMEN

18-10

Биты разрешения тактирования блоков ШИМ.
Младший бит поля PWMEN управляет тактированием блока ШИМ0,
старший бит – блоком ШИМ8.
0

Запрещено

Разрешено

ECMPEN 8

Бит разрешения тактирования аналогового компаратора
0

Запрещено

Разрешено

QEPEN

2-1

Биты разрешения тактирования квадратурных декодеров
00

Тактирование обоих декодеров запрещено

Разрешено тактирование декодера 1

Разрешено тактирование декодера 2

Тактирование обоих декодеров разрешено

–

31-
25,23-
22,
8-3

Зарезервировано

247

Т а б л и ц а А . 2 . 1 6 – Регистр настройки тактовых сигналов блоков UART

UART_CLK

8003_00C0h

Сброс: 00000000h

Поле

Биты

Описание

DIV_
UARTn

31-26,
23-18,
15-10,
7-2

Поле задания коэффициента делителя частоты тактового сигнала,
подаваемого на UARTn

DIVEN_
UARTn

25,17,9,
1

Бит включения делителя
0

Частота тактового сигнала равна системной частоте

Частота тактового сигнала определяется по формуле
Fosc/(2×(X+1)), X – значение поля DIV_UARTn

CLKEN_
UARTn

24,16,8,
0

Бит включения тактового сигнала (n от 0 до 11)
0

Выключен

Включен

Т а б л и ц а А . 2 . 1 7 – Регистр настройки тактовых сигналов блоков SPI

SPI_CLK

8003_00C4h

Сброс: 00000000h

Поле

Биты

Описание

DIV_SPIn

31-26,
23-18,
15-10,
7-2

Поле задания коэффициента делителя частоты тактового
сигнала, подаваемого на SPIn

DIVEN_
SPIn

25,17,9,1 Бит включения делителя

Частота тактового сигнала равна системной частоте

Частота тактового сигнала определяется по формуле
Fosc/(2×(X+1)), X – значение поля DIV_SPIn

CLKEN_
SPIn

24,16,8,0 Бит включения тактового сигнала (n от 0 до 11)

0 Выключен
1 Включен

248

Т а б л и ц а А . 2 . 1 8 – Регистр сброса блоков периферии

PER_RST0

8003_00C8h

Сброс: 00000000h

Поле

Бит

Описание

ETHERNET
RST

Бит сброса контроллера Ethernet

SPIRST

Бит сброса контроллера SPI3

Бит сброса контроллера SPI2

Бит сброса контроллера SPI1

Бит сброса контроллера SPI0

UARTRST

Бит сброса блока UART3

Бит сброса блока UART2

Бит сброса блока UART1

Бит сброса блока UART0

TIMERRST

Бит сброса таймера 2

Бит сброса таймера 1

Бит сброса таймера 0

USBPHYRST 3

Бит сброса контроллера USB

I2CRST

Бит сброса контроллера I2C1

Бит сброса контроллера I2C0

WDRST

Бит сброса сторожевого таймера

–

31-16

Зарезервировано

Примечание – Для всех битов справедливо: запись нуля в бит вызывает сброс

соответствующего модуля, установка бита активирует соответствующий модуль.

Т а б л и ц а А . 2 . 1 9 – Регистр два сброса блоков периферии

PER_RST1

8003_00CСh

Сброс: 00000000h

249

Окончание таблицы А.2.19

Поле

Бит

Описание

ECMPRST

Бит сброса аналогового компаратора

CAPRST

Бит сброса модуля захвата CAP5

Бит сброса модуля захвата CAP4

Бит сброса модуля захвата CAP3

Бит сброса модуля захвата CAP2

Бит сброса модуля захвата CAP1

Бит сброса модуля захвата CAP0

PWMRST

Бит сброса модуля ШИМ8

Бит сброса модуля ШИМ7

Бит сброса модуля ШИМ6

Бит сброса модуля ШИМ5

Бит сброса модуля ШИМ4

Бит сброса модуля ШИМ3

Бит сброса модуля ШИМ2

Бит сброса модуля ШИМ1

Бит сброса модуля ШИМ0

QEPRST

Бит сброса квадратурного декодера 2

Бит сброса квадратурного декодера 1

–

31-18

Зарезервировано

Примечание – Для всех битов справедливо: запись нуля в бит вызывает сброс

соответствующего модуля, установка бита активирует соответствующий модуль.

Т а б л и ц а А . 2 . 2 0 – Регистр настройки USB PHY

USB_CTRL

8003_0130h

Сброс: 00000000h

Поле

Бит

Описание

CLKEN

Бит разрешения синхронизации USBPHY
0

Запрещено

Разрешено

CLKSEL

Бит выбора источника сигнала тактирования
0

Вход CLK_USB

Сигнал OSC_CLK

FSEL

Бит выбора частоты сигнала тактирования
0

12 МГц

24 МГц

–

31-3

Зарезервировано

250

Т а б л и ц а А . 2 . 2 1 – Регистр настройки тактовых сигналов блоков UART и SPI

UART_SPI_CLK_SEL

8003_0138h

Сброс: 00000000h

SEL_SPIn

15-14,
13-12,
11-10,
9-8

Поле выбора источника тактового сигнала для блока SPIn
00

Системная частота

Осциллятор

Вход CLK_USB (Вывод А.0)

Частота контроллера USB (60 МГц)

SEL_UARTn

7-6,
5-4,
3-2,
1-0

Поле выбора источника тактового сигнала для блока UARTn
00

Системная частота

Осциллятор

Вход CLK_USB (Вывод А.0)

Частота контроллера USB (60 МГц)

–

31-16

–

Зарезервировано

Т а б л и ц а А . 2 . 2 2 – Регистр стирания флеш-памяти

FLASH_FULL_ERASE

8003_0164h

Сброс: 00000000h

Поле

Бит

Описание

ERASE_FLASH

Бит полного стирания флеш-памяти.
Запись единицы активирует стирание памяти.

–

31-1

Зарезервировано

251

A.3 Регистры контроллера CAN

Т а б л и ц а А . 3 . 1 – Регистр управления частотой

CLC

8007_0000h

Сброс: 00000003h

Поле

Бит

Описание

DISS

Бит состояния контроллера CAN
0 Включен
1 Выключен

DISR

Бит выключения контроллера CAN
0 Нет действий
1 Запись единицы запускает механизм выключения

–

31-2

Зарезервировано

П р и м е ч а н и е – Когда контроллер CAN находится в выключенном состоянии,

только регистр CLC доступен для записи и чтения, доступ к остальным регистрам не
возможен.

Т а б л и ц а А . 3 . 2 – Регистр идентификации

8007_0008h

Сброс: 002BC051h

Поле

Биты

Описание

MOD_NUMBER 31-16

Идентификационный номер контроллера CAN

MOD_TYPE

15-8

Разрядность контроллера CAN

MOD_REV

7-0

Число модификаций контроллера CAN

252

Т а б л и ц а А . 3 . 3 – Регистр делителя

FDR

8007_000Ch

Сброс: 00000000h

Поле

Биты

Описание

DISCLK

Бит запрета внутреннего тактирования
0

Генерирование сигнала Fcan разрешено

Генерирование сигнала Fcan запрещено

ENHW

Бит контроля синхронизации. Это бит аппаратно удерживается в
сброшенном состоянии и не может быть установлен

RESULT

25-16

Счетчик делителя частоты

15-14

Поле задания режима делителя частоты
00
11

Счетчик выключен. Синхросигнал Fout не генерируется. Сигнал
сброса внешнего делителя в состоянии логической единицы.
Поле RESULT не меняется

01 Нормальный режим работы. Сигнал сброса внешнего делителя в

состоянии логического нуля. При активации режима поле
RESULT загружается значением 3FFh. Далее периодически
загружается значением из STEP. Формируется сигнал Fout

10 Режим дробного деления. Сигнал сброса внешнего делителя в

STEP

9-0

Шаг делителя.
Поле хранит значение, которое загружается в RESULT при
переполнении счетчика делителя

–

29-26,
13-10

Зарезервировано

Т а б л и ц а А . 3 . 4 – Регистр списка №0 и регистр свободного списка x (x от 1 до 7)

LIST0

8007_0100h

Сброс: 007F7F00h

253

Окончание таблицы А.3.4

LISTx

Сброс: 01000000h

Поле

Биты

Описание

EMPTY

Индикатор пустого списка
0

В списке есть как минимум один элемент

Список пуст

SIZE

23-16

Размер списка.
Количество элементов (объектов сообщений) в списке. Значение
поля SIZE всегда на единицу меньше числа элементов. Если список
пуст, SIZE = 00h

END

15-8

Номер объекта сообщения, находящегося последним в списке.
Поле может принимать значения от 00h до FFh, согласно количеству
объектов сообщений (256)

BEGIN

7-0

Номер объекта сообщения, находящегося первым в списке.
Поле может принимать значения от 00h до FFh, согласно количеству
объектов сообщений

–

31-25

Зарезервировано

Т а б л и ц а А . 3 . 5 – Регистр ждущих прерываний (x от 0 до 7)

MSPNDx

Сброс: 00000000h

Поле

Биты

Описание

PND

31-0

Поле ждущих битов сообщений.
Каждому объекту сообщения выделяется один бит.
Биты  устанавливаются  только  аппаратно.  Установленные  биты
сбрасываются  аппаратно  по  окончании  обслуживания  запроса
прерывания или могут быть сброшены в любой момент программно

254

Т а б л и ц а А . 3 . 6 – Регистр индекса сообщения (x – от 0 до 7)

MSIDx

Сброс: 00000020h

Поле

Биты

Описание

INDEX

5-0

Поле номера ждущего бита.
Если  в  регистре  MSPND  есть  установленные  биты,  которые  не
маскируются  соответствующими  битами  регистра  MSIMASK,  то
поле  INDEX  будет  указывать  на  самый  младший  из  них.  Если  в
регистре MSPND нет установленных битов или они замаскированы,
то  в  поле  INDEX  будет  находиться  значение  20h,  указывающее  на
бит 31 регистра MSPND

–

31-6

Зарезервировано

Т а б л и ц а А . 3 . 7 – Регистр маски индекса сообщения

MSIMASK

8007_01C0h

Сброс: 00000000h

Поле

Биты

Описание

31-0

Маска для ждущих битов сообщений.
Учитывается состояние только тех бит регистра MSPND, для которых в
поле IM установлены соответствующие биты

255

Т а б л и ц а А . 3 . 8 – Регистр панели команд

PANCTR

8007_01C4h

Сброс: 00000301h

Поле

Биты

Описание

PANAR2

31-24

Панель аргумента 2 (см. таблицу А.3.9)

PANAR1

23-16

Панель аргумента 1 (см. таблицу А.3.9)

RBUSY

Флаг занятости панелей аргументов
0

Нет действий

Выполняется команда списка, результат выполнения которой
будет записан в PANAR1 и PANAR2

BUSY

Флаг занятости панелей аргументов
0

Панели готовы для записи

Панели заняты – ожидают записи по окончании выполнения
команды

PANCMD 7-0

Поле команды (см. таблицу А.3.9).
После выполнения команды в это поле записывается 00h

–

15-10

Зарезервировано

Т а б л и ц а А . 3 . 9 – Коды команд работы со списками

PANCMD

Поле

PANAR

Поле

PANAR

Описание команды

00h

–

Нет операции. Никаких действий не выполняется

01h

Резуль-
тат:
бит 7 –
ошибка,
бит 6 –
не
опреде-
лен

–

Инициализация списков. Запуск инициализации для
очистки битовых полей CTRL и LIST всех объектов
сообщений. Регистры LIST0 – LIST8 устанавливаются в
свои значения после сброса. Это приводит к переносу
всех объектов сообщений в список №0 (список
нераспределенных объектов сообщений).
Инициализация списков требует, чтобы биты INIT и CCE
регистра NCR были установлены для обоих узлов.
Бит 7 поля PANAR2 сигнализирует о результате
операции:
- 0 – Инициализация завершена успешно;
- 1 – Инициализация не завершена, поскольку не все биты
INIT и CCE были установлены.
Команда инициализации списков автоматически
запускается при каждом сбросе контроллера CAN, за
исключением случая, когда все регистры объектов
сообщений уже сброшены

256

Окончание таблицы А.3.9

PAN

CMD

Поле

PANAR2

Поле

PANAR1

Описание команды

02h Аргумент:

номер списка

Аргумент:
номер
объекта
сообщения

Статическое занесение объекта сообщения в список.
Объект сообщения переносится из текущего списка в
список, указанный полем PANAR2 и добавляется в
его конец.
Эта команда также используется для
дераспределения объекта сообщения, т. е. переноса
его в список № 0 (если PANAR2 равно 00h)

03h Аргумент:

номер списка
Результат:
бит 7 –
ошибка,
бит 6– не
определен

Результат:
номер
объекта
сообщения

Динамическое занесение объекта сообщения в
список. Первый объект сообщения списка №0
переносится в список, указанный полем PANAR2, и
добавляется в его конец. Номер объекта сообщения
возвращается полем PANAR1.
Бит 7 поля PANAR2 сигнализирует о результате
операции:
- 0 – Операция выполнена;
- 1 – Операция не выполнена – список №0 пуст

04h Аргумент:

номер
объекта
сообщения

Аргумент:
текущий
номер
объекта
сообщения

Перемещение по списку вверх.
Перенос объекта сообщения с номером PANAR1 на
одну позицию выше, чем расположен объект
сообщения с номером PANAR2

05h Аргумент:

номер
объекта
сообщения

Результат:
бит 7 –
ошибка,
бит 6 – не
определен

Результат:
номер
добавлен-
ного
объекта
сообщения

Динамическая вставка в список.
Первый объект сообщений списка №0 вставляется на
одну позицию выше, чем расположен объект
сообщения с номером PANAR2. Номер добавленного
объекта сообщения возвращается полем PANAR1.
Бит 7 поля PANAR2 сигнализирует о результате
операции:
- 0 – Операция выполнена;
- 1 – Операция не выполнена – список №0 пуст

06h Аргумент:

номер
объекта
сообщения

Аргумент:
текущий
номер
объекта
сообщения

Перемещение по списку вниз.
Перенос объекта сообщения с номером PANAR1 на
одну позицию ниже, чем расположен объект
сообщения с номером PANAR2

07h Аргумент:

номер
объекта
сообщения

Результат:
бит 7–
ошибка,
бит 6 – не
определен

Результат:
номер
добавлен-
ного
объекта
сообщения

Динамическая вставка в список.
Первый объект сообщения списка №0 вставляется на
одну позицию ниже, чем расположен объект
сообщения с номером PANAR2. Номер добавленного
объекта сообщения возвращается полем PANAR1.
Бит 7 поля PANAR2 сигнализирует о результате
операции:
- 0 – Операция выполнена;
- 1 – Операция не выполнена – список №0 пуст

08h

–

FFh

–

Зарезервировано

МИКРОСХЕМА ИНТЕГРАЛЬНАЯ К1921ВК01Т. Руководство пользователя (от 10.09.2019) - часть 16