МИКРОСХЕМА ИНТЕГРАЛЬНАЯ К1921ВК01Т. Руководство пользователя (от 10.09.2019) - часть 15

 

 

225 

Окончание таблицы А.1.6 

Поле 

Биты 

Описание 

EMs 

31-0 

7h 

Сигналы от блоков ШИМ0, ШИМ1, ШИМ2 – канал B 

8h 

Сигналы от блоков ШИМ3, ШИМ4, ШИМ5 – канал A 

9h 

Сигналы от блоков ШИМ3, ШИМ4, ШИМ5 – канал B 

Ah 

Сигналы от блоков ШИМ6, ШИМ7, ШИМ8 – канал A 

Bh 

Сигналы от блоков ШИМ6, ШИМ7, ШИМ8 – канал B 

Ch-Eh  Зарезервировано 
Fh 

Циклическая работа. Активируется сразу после включения 
секвенсора 

 
Т а б л и ц а   А . 1 . 7 – Регистр пустоты буферов результатов 

 

USTAT 

8000_0018h 

Сброс: 00000000h 

 

 

 

Поле 

Биты 

Описание 

UVs 

7-0 

Флаг пустоты буфера секвенсора s (s от 0 до 7) 
0 

Буфер не пуст 

1 

Буфер пуст 

Состояние бита обновляется после чтения FIFO.  
Флаг может быть сброшен программно записью единицы 

– 

31-8 

Зарезервировано 

 
Т а б л и ц а   А . 1 . 8  – Регистры фаз запуска модулей АЦП 

 

SPC0 

8000_0020h 

Сброс: 00000000h 

 

 

 
 
 
 
 
 

 

 

226 

Продолжение таблицы А.1.8 
 
SPC1 

 

8000_0024h 

 

Сброс: 00000000h 

 

 

 

SPC2 

8000_0028h 

Сброс: 00000000h 

 

 

SPC3 

8000_002Ch 

Сброс: 00000000h 

 

 

 
SPC4 

 

8000_0030h 

 

Сброс: 00000000h 

 

 

 

 

 

 
 
 
 

 

 

227 

Окончание таблицы А.1.8 
 
SPC5 

 

8000_0034h 

 

Сброс: 00000000h 

 

 

 

Поле 

Биты 

Описание 

PHASEm 

27-16, 11-0 

Поле задания фазовой задержки (количество тактов сигнала 
системной частоты SysCLK) начала преобразования модулем 
АЦПm (m от 0 до 11) после запуска модуля секвенсором.  
Значение 0h – соответствует отсутствию задержки 

– 

31-28, 15-12 

Зарезервировано 

 
Т а б л и ц а   А . 1 . 9  – Регистр параметров усреднителей 

 

SAC 

8000_0038h 

Сброс: 00000000h 

 

 

Поле 

Биты 

Описание 

AVGm 

30-28, 26-24,  
22-20, 18-16,  
14-12, 10-8, 
6-4, 2-0 

Поле параметра усреднителей модуля АЦПm (m от 0 до 7).  
Задает количество измерений, используемых для получения 
усредненного результата преобразования 
0h 

Ноль. Усреднители не используется 

1h 

2 

2h 

4 

3h 

8 

4h 

16 

5h 

32 

6h 

64 

7h 

Зарезервировано 

– 

31, 27, 23, 19, 
15, 11, 7, 3 

Зарезервировано 

 
 
 
 
 

 

 

228 

Т а б л и ц а   А . 1 . 1 0  – Регистр настройки режима сброса счетчика прерываний 

 

RICNT 

8000_003Ch 

Сброс: 00000000h 

 

 

 

Поле 

Биты 

Описание 

RICNTs 

23-16 

Бит выбора режима сброса счетчика прерываний секвенсора s 
(s от 0 до 7) 
0 

Нет действий 

1 

Запрет сброса счетчика прерываний по запуску секвенсора.  

Счетчик прерываний может быть сброшен программно 
(записью в регистр ADCSSOP) или установкой бита ASENs 

AVGm 

14-12, 10-8, 
6-4, 2-0 

Поле параметра усреднителей модуля АЦПm (m от 8 до 11).  
Задает количество измерений, используемых для получения 
усредненного результата преобразования 
0h 

Ноль. Усреднители не используется 

1h 

2 

2h 

4 

3h 

8 

4h 

16 

5h 

32 

6h 

64 

7h 

Зарезервировано 

– 

31 – 24,19, 
15, 11, 7, 3 

Зарезервировано 

 
Т а б л и ц а   А . 1 . 1 1 – Регистр выбора каналов для измерений 

 

MUX 

 

Сброс: 00000000h 

 

 

 

 
 
 
 

 

 

229 

Окончание таблицы А.1.11 

Поле 

Биты 

Описание 

CHn 

23-0 

Бит выбора канала n (n от 0 до 23) для измерения. 
Каждый секвенсор может запускать измерение по любым каналам 
0 

Канал не выбран 

1 

Канал выбран 

– 

31-24 

Зарезервировано 

 
Т а б л и ц а   А . 1 . 1 2  – Регистр управления 

 

CTL 

 

Сброс: 00000000h 

 

 

 

Поле 

Биты 

Описание 

DMAEN 

28 

Бит разрешения использования блока DMA 
0 

Запрещено  

1 

Разрешено  

WMARK  26-24 

Поле задания количества результатов измерений записанных в буфер 
секвенсора, по достижению которого вызывается DMA 
000 

Зарезервировано 

001 

Одна запись в буфер 

010 

2  

011 

4 

100 

8 

101 

16 

110 

32  

111 

Зарезервировано 

ICNT 

23-16 

Цикличность прерываний. 
Поле задания количества перезапусков модулей АЦП секвенсором, 
по достижении которого генерируется прерывание. 
Значение 00h означает выставление прерывания по каждому 
перезапуску модуля АЦП, значение FFh – каждые 256 перезапусков 

RCNT 

7-0 

Количество перезапусков АЦП. 
Поле задания количества перезапусков модулей АЦП секвенсором 
после его запуска по событию. Значение 00h задает один пуск 
модулей АЦП при запуске секвенсора, значение FFh – 256 
перезапусков 

– 

31-29, 
27, 
15-8 

Зарезервировано 

 
 
 

 

 

230 

Т а б л и ц а   А . 1 . 1 3  – Регистр измерения 

 

FIFO 

 

Сброс: 00000000h 

 

 

 

Поле 

Биты 

Описание 

DATA 

11-0 

Результат измерения. 
Чтение поля DATA возвращает результат измерения из буфера 
секвенсора 

– 

31-12 

Зарезервировано 

 
Т а б л и ц а   А . 1 . 1 4  – Регистр количества измерений 

 

FSTAT 

 

Сброс: 00000000h 

 

 

 

Поле 

Биты 

Описание 

FLOAD 

0-5 

Значение количества результатов измерений, сохраненных в буфере 
секвенсора 

– 

31-6 

Зарезервировано 

 
Т а б л и ц а   А . 1 . 1 5  – Регистр флагов измерений  

 

OP 

 

Сброс: 00000000h 

 

 

 

 

 

231 

Окончание таблицы А.1.15 

Поле 

Биты 

Описание 

ICNT 

23-16 

Счетчик измерений, используемый для вызова прерываний. 
При равенстве значения счетчика и значения ICNT регистра ADCSSCTL 
генерируется прерывание. Любая запись в регистр ADCSSOP сбрасывает 
счетчик ICNT 

RCNT 

7-0 

Счетчик количества измерений, проведенных модулями АЦП с момента 
запуска секвенсора 

– 

31-
8,24-
31 

Зарезервировано 

 
Т а б л и ц а   А . 1 . 1 6   – Регистр выбора компаратора 

 

DCP 

 

Сброс: 00000000h 

 

 

 

Поле 

Биты 

Описание 

CMPn 

23-0 

Бит разрешения работы компаратора n секвенсором 
0 

Запрещен 

1 

Разрешен 

– 

31-24 

Зарезервировано 

 
Т а б л и ц а   А . 1 . 1 7   – Регистр задержки перезапусков  

 

TMR 

 

Сброс: 00000000h 

 

 

 

Поле 

Биты 

Описание 

TMR 

23-0 

Поле задания задержки запуска модуля АЦП.  
Значение TMR = 000000h задает немедленный перезапуск по окончанию 
измерения 

– 

31-24 

Зарезервировано 

 
 

 

 

232 

Т а б л и ц а   А . 1 . 1 8   – Регистр управления компаратора n (n от 0 до 23) 

 

DCCTLn 

 

Сброс: 00000000h 

 

 

 

Поле 

Биты 

Описание 

CHNL 

20-16 

Номер канала. 
Поле  выбирает  канал,  результат  измерения  которого  будет  передан  на 
компаратор 

CTE 

12 

Бит разрешения срабатывания выходного триггера компаратора 
0 

Запрещено 

1 

Разрешено 

CTC 

11-10 

Поле задания условия срабатывания выходного триггера. 
Если для значения, полученного в результате измерения, выполняется 
условие, то состояние триггера единица, в противном случае – ноль 
00 

Измерение ≤ COMP0 

01 

COMP0 ≤ Измерение ≤ COMP1 

10 

Зарезервировано 

11 

COMP1 ≤ Измерение  

Параметры COMP0 и COMP1 задаются в регистре DCCMPn 

CTM 

9-8 

Поле задания режима срабатывания выходного триггера 
00 

Многократный 

01 

Однократный 

10 

Многократный с гистерезисом 

11 

Однократный с гистерезисом 

CIE 

4 

Бит разрешения прерывания компаратора 
0 

Запрещено  

1 

Разрешено. Прерывание генерируется каждый раз при 
одновременном выполнении условий CIC и CIM   

CIC 

3-2 

Поле задания условия генерирования прерывания 
00 

Измерение ≤ COMP0 

01 

COMP0 ≤ Измерение ≤ COMP1 

10 

Зарезервировано 

11 

COMP1 ≤ Измерение 

CIM 

1-0 

Поле задания режима генерирования прерывания 
00 

Многократный 

01 

Однократный 

10 

Многократный с гистерезисом 

11 

Однократный с гистерезисом 

– 

31-21, 
15-13, 
7-5 

Зарезервировано 

 

 

 

233 

Т а б л и ц а   А . 1 . 1 9  – Регистр диапазона компаратора n (n – номер от 0 до 23) 

 

DCCMPn 

 

Сброс: 00000000h 

 

 

 

COMP1, 
COMP0 

27-16, 
11-0 

Поля значений верхнего и нижнего, соответственно, порогов диапазона 
измерений. Всегда должно выполняться условие COMP0 ≤ COMP1 

– 

31-28, 
15-12 

Зарезервировано 

 
Т а б л и ц а   А . 1 . 2 0  – Регистр результата измерения компаратора n (n – номер от 0 до 23) 

 

DCVALn 

 

Сброс: 00000000h 

 

 

 

Поле  Биты 

Описание 

VAL 

11-0 

Значение результата измерения, которое последним использовалось 
компаратором при проверке на соответствие условиям CTC и CTM (см. 
регистр DCCTLn) 

– 

31-12 

Зарезервировано 

 
Т а б л и ц а   А . 1 . 2 1  – Регистр настроек модуля АЦПm (m от 0 до 11) 

 

PPm 

 

Сброс: 0220300Bh 

 

 

 

 

 

 

234 

Окончание таблицы А.1.21 

Поле 

Биты 

Описание 

ENA 

31 

Бит разрешения работы модуля 
0  Запрещено  
1  Разрешено  

– 

29-24 

Предустановлено. При чтении – 02h 

OM 

23 

Бит управления опорным током АЦП 
0  Нормальный режим 
1  Смещение  +25 % 

22 

Режим функционирования блока SHA2 
0  Однополярный 
1  Дифференциальный. Не может быть включен одновременно с 

дифференциальным режимом блока  SHA1 

21 

Предустановлен. При чтении – 1b 

20 

Режим функционирования блока SHA1 
0  Однополярный 
1  Дифференциальный. Не может быть включен одновременно с 

дифференциальным режимом блока  SHA2 

19 

Разрядность модуля 
0 

12 

1 

10 

18-16 

Режим модуля 
000 

Powerdown. Модуль выключен 

001 

StandBy 

011 

Модуль включен 

Остальные комбинации зарезервированы 

– 

30,  
15-0 

Зарезервировано 

 
Т а б л и ц а   А . 1 . 2 2   – Регистр синхронизации секвенсоров 

 

PSSI 

8000_03F8h 

Сброс: 00000000h 

 

 

 

Поле 

Биты 

Описание 

GSYNC 

31 

Бит запуска секвенсоров. 
Запись единицы запускает секвенсоры, работа которых разрешена и 
для которых установлены биты SSs (s от 0 до 7) 

SSs 

7-0 

Бит разрешения запуска секвенсора s  
0 

Запрещено 

1 

Разрешено (если установлен бит ASENs в регистре ACTSS) 

– 

30-8 

Зарезервировано 

 

 

 

235 

Т а б л и ц а   А . 1 . 2 3  – Регистр сброса флагов компараторов 

 

DCRTC (запись) 

8000_02ECh 

Сброс: 00000000h 

 

 

 
DCRTC (чтение) 

 

 

 

 

 

Поле 

Биты 

Описание 

DCTRIGn 
(режим записи) 

31-10 

Запись единицы в бит сбрасывает выходной триггер 
соответствующего компаратора.  
П р и м е ч а н и е  – Запись единицы в бит 19 активирует сброс 
триггеров компараторов 11 и 1,  запись единицы в бит 18 
активирует сброс триггеров компараторов 10 и 0  

DCTRIGn 
(режим чтения) 

23-0 

Чтение бита возвращает текущее состояние выходного триггера 
соответствующего компаратора 

Остальные биты зарезервированы 
 

 

 

236 

А.2 Регистры GPIO и общего назначения 

Т а б л и ц а   А . 2 . 1  – 16-разрядные регистры порта  

Мнемоника и 

назначение 

Обраще-

ние к 

регистру 

Описание 

Сброс 

DATA 

Регистр входных 
данных порта 

Чтение 

Данные на входе порта 

----h 

Запись 

Значение выхода порта. Чтение 
записанного значения возможно после 
задержки в два такта системной частоты 
из-за пересинхронизации входного 
значения 

DATAOUT 

Выходной регистр 
данных порта 

Чтение 

Текущее значение регистра  

0000h

 

Запись 

Запись значения регистра данных 

 

16-разрядные  регистры,  представленные  в  таблице  А.2.2,  управляют  выводами 

порта.  Каждому  биту  регистра  соответствует  один  вывод  порта  –  нулевому  биту 
соответствует нулевой вывод, 15 биту – 15 вывод.   
 
Т а б л и ц а   А . 2 . 2  – 16-разрядные регистры порта  

Мнемоника и 

назначение 

Обращение к 

биту регистра 

Описание 

Сброс 

OUTENSET 

Регистр 
разрешения 
выходов порта

 

Чтение 

0  

Вывод в состоянии вход 

0000h

 

1  

Вывод в состоянии выход 

Запись 

0  

Состояние вывода не изменяется 

1  

Перевод вывода в состояние 
выход 

OUTENCLR 

Регистр сброса 
разрешения 
выходов порта

 

Чтение 

0  

Вывод в состоянии вход 

0000h

 

1  

Вывод в состоянии выход 

Запись 

0  

Состояние вывода не изменяется 

1  

Перевод вывода в третье 
состояние 

ALTFUNCSET 

Регистр включения 
альтернативной 
функции порта

 

Чтение 

0  

Вывод  в режиме GPIO 

Порт А: 0000h 
Порт В: 0007h 
Порт С: 0000h 
Порт D: 0800h 
Порт E: 0403h 
Порт F: 0000h 
Порт G: 0000h 
Порт H: 0000h

 

1  

Вывод в режиме альтернативной 
функции 

Запись 

0  

Состояние вывода не изменяется 

1  

Перевод вывода в режим 
альтернативной функции 

ALTFUNCCLR 

Регистр 
выключения 
альтернативной 
функции порта

 

Чтение 

0  

Вывод  в режиме GPIO 

0000h 

1  

Вывод в режиме альтернативной 
функции 

Запись 

0  

Состояние вывода не изменяется 

1  

Перевод вывода в режим GPIO 

INTENSET 

Регистр 
разрешения 
прерываний порта

 

Чтение 

0  

Прерывания запрещены 

0000h

 

1  

Прерывания разрешены 

Запись 

0  

Состояние вывода не изменяется 

1  

Разрешение прерываний 

 
 

 

 

237 

Окончание таблицы А.2.2 

Мнемоника и 

назначение 

Обращение 

к биту 

регистра 

Описание 

Сброс 

INTENCLR 

Регистр сброса 
разрешения 
прерываний порта

 

Чтение  0   Прерывания запрещены 

0000h

 

1   Прерывания разрешены 

Запись  0   Состояние вывода не изменяется 

1   Запрещение прерываний 

INTTYPESET 

Регистр типа 
прерываний порта

 

Чтение  0   Прерывания по уровню 

0000h

 

1   Прерывания по фронту 

Запись  0  Состояние вывода не изменяется 

1 

Установка прерывания по фронту 

INTTYPECLR 

Регистр сброса типа 
прерываний порта

 

Чтение  0   Прерывания по уровню 

0000h

 

1   Прерывания по фронту 

Запись  0   Состояние вывода не изменяется 

1   Установка прерывания по уровню 

INTPOLSET 

Регистр полярности 
события прерывания 
порта

 

Чтение  0   Прерывания по низкому уровню или 

отрицательному фронту 

0000h

 

1   Прерывания по высокому уровню или 

положительному фронту 

Запись  0   Состояние вывода не изменяется 

1   Установка прерывания по высокому уровню 

или положительному фронту 

INTPOLCLR 

Регистр сброса 
полярности события 
прерывания порта

 

Чтение  0   Прерывания по низкому уровню или 

отрицательному фронту 

0000h

 

1   Прерывания по высокому уровню или 

положительному фронту 

Запись  0   Состояние вывода не изменяется 

1   Установка прерывания по низкому уровню 

или отрицательному фронту 

INTSTATUS, 
INTCLEAR 

Регистр состояния и 
сброса прерываний 
порта

 

Чтение  Статус прерывания 

0000h

 

Запись  0   Состояние вывода не изменяется 

1   Сброс прерывания 

MASKLOWBYTE 

Массив из 256 
регистров масок 
младшего байта 
порта

 

Чтение 
Запись 

Доступ по маске для младших восьми бит порта. 
Биты адреса с 9 по 2 используются как битовая 
маска.  
Механизм маскирования показан на рисунке 10.5. 
 

----h 

MASKHIGHBYTE 

Массив из 256 
регистров масок 
старшего байта 
порта

 

Чтение 
Запись 

Доступ по маске для старших восьми бит порта. 
Биты адреса с 9 по 2 используются как битовая 
маска.  
Механизм маскирования показан на рисунке 10.6. 
 

----h 

 
 
 
 
 

 

 

238 

Часть  регистров  портов  (см.  таблицу  А.2.3)  условно  собраны  в  четыре  группы. 

Каждая  группа  позволяет  управлять  парой  портов.  На  рисунке  А.2.1  показано,  какие 
порты  образуют  пары  и  соответствие  битов  регистров  и  выводов  портов.  Биты  31–16 
регистра  соответствуют  битам  15–0  одного  порта.  Аналогично  биты  15–0  регистра 
соответствуют битам 15–0 другого порта. 

 

 

 

Рисунок А.2.1 – Форматы регистров управления портами 

 
Индекс i в конце мнемонического  названия регистра указывает на группу и может 

иметь четыре значения: 

0 – группа портов A и B;  
1 – группа портов C и D;  
2 – группа портов E и F;  
3 – группа портов G и H.  

 
Т а б л и ц а   А . 2 . 3  – 32-разрядные регистры портов (i – 0, 1, 2, 3)  

Мнемоника и назначение 

Состояние 

бита 

Описание состояния вывода, которым 

управляет бит 

GPIODENi 

Регистр разрешения 
выходов портов 

0 

Вывод находится в третьем состоянии 

1 

Вывод активен 

GPIOODCTLi 

Регистр включения режима 
открытого коллектора 
портов

 

0 

Нормальная работа вывода 

1 

Вывод находится в режиме открытого 
коллектора 

GPIODSCTLi 

Регистр управления 
нагрузочной способностью 
выводов портов 

0 

Режим нормальной нагрузочной способности 
вывода (макс. ток 4,5 мА) 

1 

Режим повышенной нагрузочной способности 
вывода (макс. ток 6 мА) 

GPIOPUCTLi 

Регистр управления схемой 
«PullUp» портов 

0 

Схема «Pull-up» вывода отключена 

1 

Схема «Pull-up» вывода включена 

GPIOSEi 

Регистр управления 
пересинхронизацией 
входов портов 

0 

Сигнал с входа передается без изменений  

1 

Сигнал с входа пересинхронизируется через два 
триггера 

GPIOQEi 

Регистр включения 
фильтров GPIO портов 

0 

Фильтр вывода отключен 

1 

Фильтр вывода подключен 

 

 

 

239 

Окончание  таблицы А.2.3 

Мнемоника и 

назначение 

Состояние 

бита 

Описание состояния вывода, которым управляет бит 

GPIOQMi 

Регистр режимов 
работы фильтров 
портов 

0 

Выбрана фильтрация по трем отсчетам входного сигнала. 
Если  все  три  отсчета  имеют  одинаковое  значение,  то 
данное  значение  подается  на  выход,  иначе  остается 
предыдущее   

1 

Выбрана фильтрация по шести отсчетам входного 
сигнала. Если все шесть отсчета имеют одинаковое 
значение, то данное значение подается на выход, иначе 
остается предыдущее 

П р и м е ч а н и е  – Состояние всех регистров после сброса микроконтроллера 

00000000h. Исключение составляют три регистра: 

GPIODEN0 – 00020062h; 
GPIODEN1 – 08000000h; 
GPIODEN2 – 00000400h. 

 
Т а б л и ц а   А . 2 . 4  – Регистр выбора функции порта x (x – название порта от A до H) 

 

GPIOPCTLx 

 

Сброс: 00000000h 

 

 

 

Поле 

Биты 

Описание 

Pinn 

31-0 

Поле выбора альтернативной функции вывода порта 
00 

Функция 1 

01 

Функция 2 

10 

Функция 3 

11 

Зарезервировано 

П р и м е ч а н и е  – n – порядковый номер вывода порта от 0 до 15. 

 
Т а б л и ц а   А . 2 . 5  – Регистры настройки фильтров портов 

 

GPIOQPAD 

8003_0110h 

Сброс: 00000000h 

 

 

 

 

 

240 

Окончание таблицы А.2.5 
 
GPIOQPEH 

 

8003_0114h 

 

Сброс: 00000000h 

 

 

 

Примечание  – Буква в конце названия битового поля указывает на порт, которым 

оно  управляет.  Битовое  поле  задает  временной  интервал  (в  тактах  системной  частоты) 
между  отсчетами  фильтров  соответствующего  порта.  При  00h  отсчеты  производятся 
каждый такт. Временной интервал задается одновременно для всех выводов порта.  

 

 
Т а б л и ц а   А . 2 . 6  – Регистр управления настройками PLL 

 

PLL_CTRL 

8003_0094h 

Сброс: 00000000h 

 

 

 

Поле 

Биты 

Описание 

PD 

31 

Бит включения режима PowerDown 
0 

Нет действий 

1 

Запись единицы включает режим 

PLL_DIV  15-8 

Поле задания значения для расчета коэффициента N делителя сигнала 
на выходе блока PLL. Коэффициент N рассчитывается по формуле 

 

N = 2 × (PLL_DIV + 1) 

 

REFSEL 

1-0 

Поле выбора источника опорного сигнала PLL 
00  Сигнал на входе микроконтроллера XI_OSC 
01  Сигнал на выводе микроконтроллера A0 (альтернативная 

функция CLK_USB)  

10 
11 

Сигнал на выходе блока USB (60 МГц). При переходе USB в 
режим Suspend сигнал может быть нестабильным 

– 

30-16, 
6-2 

Зарезервировано