МИКРОСХЕМА ИНТЕГРАЛЬНАЯ К1921ВК01Т. Руководство пользователя (от 10.09.2019) - часть 25

 

 

385 

A.16 Регистры аналогового компаратора 

Т а б л и ц а   А . 1 6 . 1  – Регистр маскированных статусов прерываний 

 

MIS 

A001_D000h 

 Сброс: 0000000h 

 

 

 

Поле 

Бит 

Описание 

IN2 

2 

Индикатор установленной маски и статуса прерывания 2 
Запись  единицы  сбрасывает  этот  бит,  а  также  бит  IN2  в  регистре 
ARCIS 

IN1 

1 

Индикатор установленной маски и статуса прерывания 1 
Запись  единицы  сбрасывает  этот  бит,  а  также  бит  IN1  в  регистре 
ARCIS 

IN0 

0 

Индикатор установленной маски и статуса прерывания 0 
Запись  единицы  сбрасывает  этот  бит,  а  также  бит  IN0  в  регистре 
ARCIS 

– 

31-3  Зарезервировано 

 
Т а б л и ц а   А . 1 6 . 2  – Регистр статусов прерываний 

 

RIS 

A001_D004h 

 Сброс: 0000000h 

 

 

 

Поле 

Бит 

Описание 

IN2 

2 

Флаг прерывания 2 
Флаг сбрасывается битом IN2 регистра ACMIS 

IN1 

1 

Флаг прерывания 1 
Флаг сбрасывается битом IN1 регистра ACMIS 

IN0 

0 

Флаг прерывания 0 
Флаг сбрасывается битом IN0 регистра ACMIS 

– 

31-3 

Зарезервировано 

 
 
 

 

 

386 

Т а б л и ц а   А . 1 6 . 3  – Регистр маски прерываний 

 

INTEN 

A001_D008h 

 Сброс: 0000000h 

 

 

 

Поле 

Бит 

Описание 

IN2 

2 

Бит маски прерывания 2 

IN1 

1 

Бит маски прерывания 1 

IN0 

0 

Бит маски прерывания 0 

– 

31-3 

Зарезервировано 

 
Т а б л и ц а   А . 1 6 . 4  – Регистр управления опорным напряжением блока n (n – 0, 1, 2) 

 

REFCTLn 

 

 Сброс: 0000000h 

 

 

 

Поле 

Бит 

Описание 

EN 

9 

Поле задания опорного напряжения, в зависимости от выбранного 
диапазона работы ЦАП 

RNG 

8 

Бит  задает  диапазон  работы  ЦАП.  Отключает  дополнительный 
делитель напряжения 

VREF 

3-0 

Поле управления выходным напряжением 

– 

31-10, 
7-4 

Зарезервировано 

П р и м е ч а н и е   –  Влияние  состояний  битов  EN,  RNG  и  поля  VREF  на  выходное 

напряжение ЦАП указано в таблице 22.1. 
 
 
 
 
 
 
 
 
 

 

 

387 

Т а б л и ц а   А . 1 6 . 5  – Регистр статута компаратора блока n (n – 0, 1, 2) 

 

ACSTATn 

 

 Сброс: 0000000h 

 

 

 

Поле 

Бит 

Описание 

OVAL 

1 

Индикатор значение выходного сигнала компаратора 
0 

VIN- > VIN+ 

1 

VIN- < VIN+ 

– 

31-2, 0 

Зарезервировано 

 
Т а б л и ц а   А . 1 6 . 6  – Регистр управления компаратора блока n (n – 0, 1, 2) 

 

ACCTLn 

 

 Сброс: 0000000h 

 

 

 

Поле 

Бит 

Описание 

TOEN 

10 

Бит запрещения генерации события запуска АЦП 
0 

Разрешено 

1 

Запрещено 

ASRCP 

9-8 

Поле задания источника сигнала входа «+» компаратора 
00 

Вывод Cn+ 

01 

Вывод C1+ 

10 

Опорное напряжение с внутреннего ЦАПn 

11 

Опорное напряжение с внутреннего ЦАП0 

TSVAL 

7 

Бит выбора уровня для генерации события запуска АЦП 
0 

Низкий 

1 

Высокий 

 
 
 
 
 
 
 

 

 

388 

Окончание таблицы А.16.6 

Поле 

Бит 

Описание 

TSEN 

6-5 

Поле выбора события выходного сигнала компаратора, по которому 
будет сформировано событие запуска АЦП 
00 

По уровню, заданному битом TSVAL 

01 

По переднему фронту 

10 

По заднему фронту 

11 

По обоим фронтам 

ISVAL 

4 

Бит выбора уровня для генерации прерывания 
0 

Низкий 

1 

Высокий 

ISEN 

3-2 

Поле выбора события выходного сигнала компаратора, по которому 
будет сформировано прерывание 
00 

По уровню, заданному битом ISVAL 

01 

По переднему  фронту 

10 

По заднему фронту 

11 

По обоим фронтам 

CINV 

1 

Бит изменения полярности выходного сигнала компаратора 
0 

Прямой  

1 

Инверсный  

CEN 

0 

Бит разрешения работы компаратора 
0 

Запрещено  

1 

Разрешено  

– 

31-
11 

Зарезервировано 

 
Т а б л и ц а   А . 1 6 . 7  – Регистр питания аналоговой части 

 

POWER 

A001D07Ch 

 Сброс: 0000h 

 

 

 

Поле 

Бит 

Описание 

PWU 

0 

Бит включения подачи аналогового питания на часть блока 

– 

31-1  Зарезервировано 

 

 

 

389 

A.17 Регистры контроллера SPI 

Т а б л и ц а   А . 1 7 . 1  – Регистр управления 0 

 

SPI_CR0 

 

 Сброс: 00000000h 

 

 

 

Поле  Биты 

Описание 

SCR 

15-8 

Коэффициент деления второго делителя. 
Может принимать значения  00h до FFh 

SPH 

7 

Фаза сигнала SSPCLKOUT (только для протокола обмена SPI) 
0 

Выборка данных по переднему фронту синхросигнала, а установка по 
заднему 

1 

Выборка данных по заднему фронту синхросигнала, а установка по 
переднему 

SPO 

6 

Полярность сигнала SSPCLKOUT (только для протокола обмена SPI) 
0 

В режиме ожидания линия SPI_CLK удерживается в состоянии 
логического нуля 

1 

В режиме ожидания линия SPI_CLK удерживается в состоянии 
логической единицы 

FRF 

5-4 

Поле выбора протокола обмена информацией 
00 

SPI  

01 

SSI 

10 

Microwire 

11 

Зарезервировано 

DSS 

3-0 

Размер слова данных: 
0h-2h 

Зарезервировано 

3h 

4 бита 

4h 

5 бит 

5h 

6 бит 

6h 

7 бит 

7h 

8 Бит 

8h 

9 бит 

9h 

10 бит 

Ah 

11 бит 

Bh 

12 бит 

Ch 

13 бит 

Dh 

14 бит 

Eh 

15 бит 

Fh 

16 бит 

– 

31-16 

Зарезервировано 

 
 

 

 

390 

Т а б л и ц а   А . 1 7 . 2  – Регистр управления 1 

 

SPI_CR1 

 

 Сброс: 00000000h 

 

 

 

Поле 

Бит 

Описание 

SOD 

3 

Бит запрета передачи данных.  
В режиме мастера значение бита игнорируется. 
В режиме ведомого бит контролирует выход данных. Пока бит сброшен 
передача и прием данных разрешены. Установка бита блокирует 
передачу данных и переводит вывод SPI_TXD в состояние слабой 
логической единицы, при этом прием тактового сигнала и прием данных 
не блокируются 

MS 

2 

Бит выбора режима работы 
0  Мастер 
1  Ведомый  

SSE 

1 

Бит разрешения работы приемопередатчика 
0  Запрещено  
1  Разрешено  

– 

31-4, 0 

Зарезервировано 

 
Т а б л и ц а   А . 1 7 . 3  – Регистр данных 

 

SPI_DR 

 

 Сброс: 00000000h 

 

 

 

Поле 

Бит 

Описание 

DATA 

15-0 

16-разрядный буфер FIFO приемника и передатчика. 
Данные для передачи записываются в регистр. В случае если размер 
передаваемых данных менее 16 бит, перед записью в регистр они 
должны быть выравнены по правой границе. Неиспользуемые биты 
игнорируются.  
Принятые данные автоматически выравниваются по правой границе в 
блоке приемника. При чтении регистр возвращает принятые данные  

– 

31-16 

Зарезервировано 

 

 

391 

Т а б л и ц а   А . 1 7 . 4  – Регистр состояния 

 

SPI_SR 

 

 Сброс: 00000003h 

 

 

 

Поле 

Бит 

Описание 

BSY 

4 

Флаг активности  
0 

Приемопередатчик не активен 

1 

Приемопередатчик передает/принимает данные, либо буфер FIFO 
передатчика не пуст 

RFF 

3 

Флаг заполнения буфера FIFO приемника 
0 

Не заполнен 

1 

Заполнен  

RNE 

2 

Индикатор того, что буфер FIFO приемника не пуст 
0 

Пуст 

1 

Не пуст 

TNF 

1 

Индикатор того, что буфера FIFO передатчика не заполнен 
0 

Заполнен  

1 

Не заполнен  

TFE 

0 

Флаг пустоты буфера FIFO передатчика 
0 

Не пуст  

1 

Пуст 

– 

31-5 

Зарезервировано 

 

Т а б л и ц а   А . 1 7 . 5  – Регистр делителя тактовой частоты 

 

SPI_CPSR 

 

 Сброс: 00000000h 

 

 

 

Поле 

Биты 

Описание 

CPSDVSR 

7-0 

Коэффициент деления первого делителя.  
Может принимать четные значения от 02h до FEh 

– 

31-8 

Зарезервировано 

 

 

 

392 

Т а б л и ц а   А . 1 7 . 6  – Регистр прерываний 
 
Регистр состояния прерываний

 

SPI_RIS

 

 

 Сброс: 00000008h 

 

 

 

Регистр маски прерываний

 

SPI_IMSC 

 

 

Сброс: 00000003h 

 

 

 

Регистр состояния прерываний с маскированием 

SPI_MIS

 

 

Сброс: 00000000h 

 

 

 

Регистр сброса прерываний

 

SPI_ICR

 

 Сброс: 00000000h 

 

 

 

 

 

393 

Окончание таблицы А.17.6 

Поле 

Бит 

Описание 

TX 

RIS/ 
IM/ 
MIS/ 
IC 

3 

Буфер передатчика опустошен наполовину 

RX 

2 

Буфер приемника заполнен наполовину 

RT 

1 

Таймаут приема данных 

ROR 

0 

Переполнению буфера приемника 

– 

31-4 

Зарезервировано 

Функционирование регистров. 
При  возникновении  прерываний  устанавливаются  соответствующие  им  немаскируемые 
флаги в регистре RIS. 
Установка/сброс  бит  в  регистре  IMSC  формирует  маску.  По  умолчанию,  все  биты 
сброшены,  и  установка  флагов  запрещена.  Для  того  чтобы  убрать  маску  следует 
установить соответствующий бит.  
В  регистре  MIS  устанавливаются  только  те  флаги,  которые  не  закрыты  маской  регистра 
IMSC. 
Запись  единиц  в  биты  регистра  ICR  сбрасывает  соответствующие  им  флаги  в  регистрах 
RIS и MIS, а также прерывания, вызвавшие установку этих флагов. Биты RTRIS и RTMIS 
также сбрасываются после чтения буфера приемника  

 

Т а б л и ц а   А . 1 7 . 7  – Регистр управления прямым доступом к памяти 

 

SPI_DMACR 

 

 Сброс: 00000000h 

 

 

 

Поле 

Бит 

Описание 

TXDMAE 

1 

Бит разрешения использования DMA при передаче 
0 

Не используется 

1 

Разрешено формирование запросов DMA для обслуживания 
буфера FIFO передатчика 

RXDMAE 

0 

Бит разрешения использования DMA при приеме 
0 

Не используется 

1 

Разрешено формирование запросов DMA для обслуживания 
буфера FIFO приемника 

– 

31-2 

Зарезервировано 

 
 

 

 

394 

A.18 Регистры контроллера пользовательской флеш-памяти 

Т а б л и ц а   А . 1 8 . 1  – Информационное слово пользовательской флеш 

 

INFO_WORD               

+ 0000h (смещение относительно начального адреса флеш-памяти)

 

 

 

Поле 

Биты 

Описание 

LOCK_ 
IFB_UF 

24 

Бит включения защиты пользовательской флеш 
0  Запрет записи и стирания информационного блока 

пользовательской флеш 

1  Защита выключена (по умолчанию) 

LOCK_ 
IFB_LF 

16 

Бит включения защиты загрузочной флеш 
0  Запрет записи и стирания информационного блока загрузочной 

флеш 

1  Защита выключена (по умолчанию) 

PORTNUM, 
PINNUM 

15-12, 
11-8 

Поле указания вывода микроконтроллера, выбирающего источник 
загрузки. 
Поле PORTNUM задает номер порта (от 000b до 111b), поле 
PINNUM – номер вывода 

EXTMEM 
SEL 

4-3 

Выбор номера функции выводов GPIO, на которые подключен 
интерфейс внешней памяти 
00 

Активна первая функция выводов 

01 

Активна вторая функция выводов 

10 

Активна третья функция выводов 

EN_GPIO 

1 

Бит включения функции выбора мапируемой памяти 
0  Включена функция выбора вывода микроконтроллера, которая 

определяет, что мапируется в глобальный адрес памяти 0000h – 
флеш-память или внешняя память. 
Для указания вывода микроконтроллера используются поля 
PORTNUM и PINNUM 

1  В адрес 0000h  мапируется флеш-память (по умолчанию) 

BOOT 
FROM_IFB 

0 

Бит выбора блока памяти для мапирования в адрес 0000h 
основного блока загрузочной флеш-памяти 
0  Информационный блок загрузочной флеш-памяти мапируется в 

основной блок в область 0000h – 1FFFh. И далее с адреса 0000h 
стартует программа пользователя. Основной блок в этом случае 
начинается с 2000h 

1  Старт программы с адреса 0000h основного блока загрузочной 

флеш. По умолчанию, бит установлен 

– 

31-25, 
23-17, 
7-5, 2 

Зарезервировано 

 
 

 

 

395 

Т а б л и ц а   А . 1 8 . 2  – Регистры информационного блока пользовательской флеш 
 
32-разярядные доступные побайтно пользовательские регистры.  

 

USER_REG 

+ 004h – + 03Ch 
+ 050h – + 07Ch 

+ 0A0h – + FFCh 

 

 
 
32-разрядные доступные побайтно регистры защиты основного блока загрузочной флеш 
 

BF_LOCK_PAGES31-0 

+ 040h 

 

BF_LOCK_PAGES63-32 

+ 044h 

 

BF_LOCK_PAGES95-64 

+ 048h 

 

BF_LOCK_PAGES127-96 

+ 04Ch 

 

 
32-разрядные  доступные  побайтно  регистры  защиты  основного  блока  пользовательской 
флеш.  
 

 

 

UF_LOCK_PAGES31-0 

+ 080h 

 

UF_LOCK_PAGES63-32 

+ 084h 

 

UF_LOCK_PAGES95-64 

+ 088h 

 

UF_LOCK_PAGES127-96 

+ 08Ch 

 

UF_LOCK_PAGES159-128 

+ 090h 

 

UF_LOCK_PAGES191-160 

+ 094h 

 

UF_LOCK_PAGES223-192 

+ 098h 

 

UF_LOCK_PAGES255-224 

+ 09Ch 

 

 

 

 

Каждый  регистр  защиты  взаимодействует  с  32  страницами  (каждой  странице 
соответствует  один  бит).  Цифры  в  названии регистров  указывают  на  страницы,  которые 
могут  быть  защищены.  Запись  нуля  в  бит  регистра  запрещает  запись  и  стирание 
соответствующей страницы. По умолчанию, состояние всех регистров FFFFFFFFh. 
Вместо  адреса  регистра  указано  смещение  относительно  начального  адреса  (000h) 
информационного блока 
 
Т а б л и ц а   А . 1 8 . 3  – Регистр адреса пользовательской флеш 

 

FMA 

A002_2000h 

Сброс: 00000000h 

 

 

 

 
 
 
 

 

 

396 

Окончание таблицы А.18.3 

Поле 

Биты 

Описание 

USERFLASHADDR 

15-0 

Адрес,  используемый  при  командах  записи,  чтения  и 
постраничного стирания.  
Должен  быть  записан  до  установки  бита  выполнения 
команды записи/чтения/стирания 

П р и м е ч а н и е   –  При  постраничном  стирании 

младшие 8 бит не имеют значения. 

– 

31-16 

Зарезервировано 

 
Т а б л и ц а   А . 1 8 . 4  – Регистр данных пользовательской флеш 

 

FMD 

A002_2004h 

Сброс: 00000000h 

 

 

 

Поле 

Биты 

Описание 

USERFLASHDATA 
 

7-0 

Байт данных. 
Используется при командах записи и чтения через регистр 
FMC. 
Байт данных должен быть загружены в регистр до 
установки бита команды записи. 
При чтении данные загружаются автоматически вместе с 
очисткой бита команды чтения 

– 

31-8 

Зарезервировано 

 
Т а б л и ц а   А . 1 8 . 5 – Регистр команд пользовательской флеш 

 

FMC 

A002_2008h 

Сброс: 00000000h 

 

 

 

 
 
 
 
 

 

 

397 

Продолжение таблицы А.18.5 

Поле 

Бит 

Описание 

MAGIC_KEY 

31-
16 

Код запуска команды. 
Все команды для вступления в силу должны сопровождаться 
записью в поле MAGIC_KEY значения A442h.  
Команды должны выполняться по одной, т. е. запись следующей 
команды разрешена, только после завершения предыдущей. 
Одновременная запись нескольких команд приведет к 
невыполнению ни одной из них и выдаст флаг ошибки. 
Чтение поля MAGIC_KEY всегда возвращает 0000 

READ_IFB 

6 

Бит чтения информационного блока. 
Адрес в регистр FMA (разряды с 8 по 0) должен быть записан до 
установки бита READ_IFB. 
Установка бита READ_IFB активирует команду чтения из 
информационного блока пользовательской флеш.  
Прочитанные данные появляются в регистре FMD 

PAGEERASE_ 
IFB 

5 

Бит постраничного стирания информационного блока. 
Данные в регистр FMD и адрес в регистр FMA (разряд 8) должны 
быть записаны до установки бита PAGEERASE_IFB. Адрес 
нужно указывать поскольку в информационном блоке две 
страницы. 
Установка бита PAGEERASE_IFB активирует команду постраничного 
стирания  в информационном блоке загрузочной флеш.  

WRITE_IFB 

4 

Бит записи в информационный блок. 
Данные в регистр FMD и адрес в регистр FMA (разряды с 8 по 0) 
должны быть записаны до установки бита WRITE_IFB. 
Установка бита WRITE_IFB активирует команду записи в 
информационный блок загрузочной флеш 

READ 

3 

Бит чтения основного блока. 
Адрес в регистр FMA должен быть записан до установки бита 
READ. 
Установка бита READ активирует команду чтения из основного 
блока пользовательской флеш.  
Прочитанные данные появляются в регистре FMD 

FULL_ERASE 

2 

Бит стирания основного блока. 
Установка бита FULL_ERASE активирует команду полного 
стирания основного блока пользовательской флеш  

PAGE_ERASE 

1 

Бит постраничного стирания основного блока. 
Данные в регистр FMD и адрес в регистр FMA (разряды с 15 по 8) 
должны быть записаны до установки бита PAGE_ERASE. 
Установка бита PAGE_ERASE активирует команду 
постраничного стирания  в основном блоке пользовательской 
флеш  

WRITE 

0 

Бит записи в основной блок. 
Данные в регистр FMD и адрес в регистр FMA должны быть 
записаны до установки бита WRITE. 
Установка бита WRITE активирует команду записи в основной 
блок пользовательской флеш 

– 

15-7  Зарезервировано 

Каждый бит 6 по 0 по окончании выполнения команды сбрасывается автоматически 
 
 

 

 

398 

Т а б л и ц а   А . 1 8 . 6  – Регистр статуса пользовательской флеш 

 

FCIS 

A002_200Ch 

Сброс: 00000000h 

 

 

 

Поле 

Бит 

Описание 

OP_ERROR 

1 

Флаг ошибки записи.  
Устанавливается в случае попытки стирания блок защищенного от 
записи, попытки записи в не существующий блок либо чтения из 
несуществующего блока флеш 

OP_CMLT 

0 

Флаг завершения операции. 
Устанавливается по завершении операции чтения/записи/стирания 

– 

31-2 

Зарезервировано 

Каждый флаг сбрасывается записью единицы в соответствующий бит регистра FСI 
 
Т а б л и ц а   А . 1 8 . 7  – Регистр маски прерываний пользовательской флеш 

 

FCIM 

A002_2010h 

Сброс: 00000000h 

 

 

 

Поле 

Бит 

Описание 

MASK_OP_CMLT 

0 

Бит разрешения генерирования прерывания по завершении 
операции чтения/записи/стирания 

0  Запрещено 
1  Разрешено 

– 

31-1 

Зарезервировано 

 
 
 
 
 
 
 
 
 

 

 

399 

Т а б л и ц а   А . 1 8 . 8  – Регистр сброса флагов статуса пользовательской флеш 

 

FCIC 

A002_2014h 

Сброс: 00000000h 

 

 

 

Поле 

Бит 

Описание 

CLR_OP_ERR 

1 

Бит сброса флага ошибки записи.  
Запись единицы сбрасывает флаг OP_ERROR в регистре FCIS 

CLR_OP_CMLT  0 

Бит сброса флага завершения операции. 
Запись единицы сбрасывает флаг OP_CMLT в регистре FCIS 

– 

31-2 

Зарезервировано 

 
Т а б л и ц а   A . 1 8 . 9 – Регистры временных параметров пользовательской флеш-памяти 

Мнемоника  

Назначение параметра, задаваемого 

регистром 

Значение 

по сбросу  

 

Диапазон 

значений  

 

T_ACC 

Используется в транзакциях чтения из 
флеш-памяти, задает задержку от 
установки адреса, до считывания данных 
из флеш-памяти 

4 такта 

 

3 такта и 

более 

T_NVS 

Используется в транзакциях записи и 
стирания, задает задержку поднятия 
сигнала NVSTR после поднятия сигнала 
PROG 

500 тактов 

 

500 тактов и 

более 

T_NVH 

Используется в транзакциях записи и 
стирания, задает задержку отпускания 
сигнала NVSTR после отпускания сигнала 
PROG 

T_RCV 

Используется в транзакциях записи и 
стирания, задает задержку от отпускания 
сигнала NVSTR до поднятия его на 
следующей транзакции 

100 тактов 

 

100 тактов и 

более 

T_PGS 

Используется в транзакциях записи, задает 
задержку поднятия сигнала YE после 
поднятия сигнала NVSTR 

1000 тактов 

 

1000 тактов и 

более 

T_PROG 

Используется в транзакциях записи, задает 
длительность сигнала PROG в транзакциях 
записи 

2000 тактов 

 

От 2000 

до 4000 тактов 

T_PGH 

Используется в транзакциях записи, задает 
задержку отпускания сигнала NVSTR 
после отпускания сигнала YE 

2 такта 

 

2 такта и 

более 

 
 

 

 

400 

Окончание таблицы А.18.9 

Мнемоника  

Назначение параметра, задаваемого 

регистром 

Значение 

по сбросу  

 

Диапазон 

значений  

 

T_ERASE 

Используется в транзакциях стирания, 
задает длительность сигнала ERASE в 
транзакциях стирания 

2000000 

тактов 

 

От 2000000  

до 4000000 

тактов 

T_ME 

Используется в транзакциях массового 
стирания, задает длительность сигнала 
ERASE в транзакциях массового стирания 

T_NVH1 

Используется в транзакциях массового 
стирания, задает задержку отпускания 
сигнала NVSTR после отпускания сигнала 
ERASE 

10000 

тактов 

 

10000 тактов 

и более 

Примечания  
1 Все параметры задаются в тактах системного сигнала.  
2 Мнемоническое название регистра параметра совпадает с названием параметра.