МИКРОСХЕМА ИНТЕГРАЛЬНАЯ К1921ВК01Т. Руководство пользователя (от 10.09.2019) - часть 23

 

 

353 

 

Окончание таблицы А.12.11 

Поле 

Биты 

Описание 

CSFB/ 

CSFA 

3-2/ 

1-0 

Выбор действия c выходным сигналом на выводе PWMB/PWMA каждый 
раз, когда возникает событие CTR = Zero 

 

 

00 

Нет действий 

01 

PWMB/PWMA = 0 

10 

PWMB/PWMA = 1 

11 

Нет действий 

– 

31-4 

Зарезервировано 

 
Т а б л и ц а   А . 1 2 . 1 2  – Регистр управления генератором «мертвого времени» ШИМ 

 

DBCTL 

 

 Сброс: 00000000h 

 

 

 

Поле 

Биты 

Описание 

IN_MODE 

5-4 

Поле выбора источника для контроля по фронту и срезу. Старший 
бит  поля  управляет  ключом  S5,  младший  –  ключом  S4 
(см. рисунок 14.12) 
00 

Сигнал PWMA используется для контроля по переднему и 
заднему фронтам 

01 

Сигнал PWMA используется для контроля по заднему 
фронту, а сигнал PWMB – по переднему  

10 

Сигнал PWMA используется для контроля по переднему 
фронту, а сигнал PWMB – по заднему 

11 

Сигнал PWMB используется для контроля по переднему и 
заднему фронтам 

POLSEL 

3-2 

Поле задания полярности сигнала на выходе.  Старший бит поля 
управляет  ключом  S3,  а  младший  –  ключом  S2  (см. 
рисунок 14.12) 
00 

Инверсия запрещена 

01 

Инверсия только на выводе PWMA  

10 

Инверсия только на выводе PWMB  

11 

Инверсия на выводах PWMA и PWMB 

OUT_MODE 

1-0 

Поле выбора фронта, для которого включена задержка («мертвое 
время»). Старший бит поля управляет ключом S1, а младший – 
ключом S0 (см. рисунок 14.12) 
00 

Не задано 

01 

Задний фронт PWMB 

10 

Передний фронт PWMA 

11 

Передний фронт PWMA и задний фронт PWMB 

– 

31-6 

Зарезервировано 

 

 

354 

Т а б л и ц а   А . 1 2 . 1 3  – Регистр управления «мертвым временем» 

 

DBRED 

 

 Сброс: 00000000h 

DBFED 

 

 Сброс: 00000000h 

 

 

 

Поле 

Биты 

Описание 

DEL 
(DBRED) 

9-0 

Величина  задержки  переднего  фронта  для  генератора  «мертвого 
времени» ШИМ (в периодах тактового сигнала TBCLK) 

DEL 
(DBFED) 

9-0 

Величина  задержки  заднего  фронта  для  генератора  «мертвого 
времени» ШИМ (в периодах тактового сигнала TBCLK) 

– 

31-10 

Зарезервировано 

 
Т а б л и ц а   А . 1 2 . 1 4  – Регистр источника сигнала аварии 

 

TZSEL 

 

 Сброс: 00000000h 

 

 

 

Поле 

Бит 

Описание 

OSHTn  13-8 

Бит разрешения источника сигнала аварии с вывода PWM_TZn в 
однократном режиме  
0 

Запрещено  

1 

Разрешено 

CBCn 

5-0 

Бит разрешения источника сигнала аварии с вывода PWM_TZn в 
циклическом режиме 
0 

Запрещено  

1 

Разрешено 

– 

31-14, 
7, 6 

Зарезервировано 

П р и м е ч а н и е   –   n – порядковый номер от 0 до 5 

 
 
 
 
 

 

 

355 

Т а б л и ц а   А . 1 2 . 1 5  – Регистр управления детектором сигнала аварии 

 

TZCTL 

 

 Сброс: 00000000h 

 

 

 

Поле  Биты 

Описание 

TZB/ 
TZA 

3-2/ 
1-0 

Поле задания поведения вывода PWM_B/PWM_A в случае получения 
сигнала аварии.  
Источник сигнала аварии при этом определяется регистром TZSEL 
00 

Переключение в третье состояние  

01 

Переключение в единицу 

10 

Переключение в ноль 

11 

Нет действий 

– 

31-4 

Зарезервировано 

 
Т а б л и ц а   А . 1 2 . 1 6  – Регистр маски прерываний детектора сигнала аварии 

 

TZEINT 

 

 Сброс: 00000000h 

 

 

 

Поле 

Бит 

Описание 

OST 

2 

Бит разрешения генерации прерывания в однократном режиме 
обработки аварии 
0 

Запрещено  

1 

Разрешено 

CBC 

1 

Бит разрешения генерации прерывания в циклическом режиме 
обработки аварии 
0 

Запрещено  

1 

Разрешено 

– 

31-3, 0 

Зарезервировано 

 
 
 
 
 

 

 

356 

Т а б л и ц а   А . 1 2 . 1 7  – Регистр флагов прерываний детектора сигнала аварии 

 

TZFLG 

 

 Сброс: 00000000h 

 

 

 

Поле 

Бит 

Описание 

OSHT 

2 

Флаг прерывания в однократном режиме обработки аварии 
0  Нет прерывания 
1  Запрос на прерывание 
При этом действие на выходе продолжается вплоть до обнуления 
счетчика таймера, если сигнал аварии не перестал быть активным к 
этому моменту. Если флаг сброшен, а источник сигнала аварии остался, 
флаг установится снова 

CBC 

1 

Флаг прерывания в циклическом режиме обработки аварии 
0  Нет прерывания 
1  Запрос на прерывание 
При этом действие на выходе продолжается вплоть до обнуления 
счетчика таймера, если сигнал аварии не перестал быть активным к 
этому моменту. Если флаг сброшен, а источник сигнала аварии остался, 
флаг установится снова 

INT 

0 

Флаг внешнего прерывания NVIC 
0  Нет прерывания 
1  Запрос на прерывание 
Если флаг был сброшен, а один из флагов CBC или OST установлен, 
флаг установится снова 

– 

31-3 

Зарезервировано 

 
Т а б л и ц а   А . 1 2 . 1 8  – Регистр сброса флагов прерываний детектора сигнала аварии 

 

TZCLR 

 

 Сброс: 00000000h 

 

 

 

 
 
 

 

 

357 

Окончание таблицы А.12.18 

Поле 

Бит 

Описание 

OST 

2 

Бит сброса флага прерывания в однократном режиме обработки аварии. 
Запись единицы сбрасывает бит OST в регистре TZFLG 

CBC 

1 

Бит сброса флага прерывания в циклическом режиме обработки аварии. 
Запись единицы сбрасывает бит CBC в регистре TZFLG 

INT 

0 

Бит сброса флага внешнего прерывания NVIC. 
Запись единицы сбрасывает бит INT в регистре TZFLG 

– 

31-3 

Зарезервировано 

 
Т а б л и ц а   А . 1 2 . 1 9  – Регистр программной эмуляции сигнала  аварии 

 

TZFRC 

 

 Сброс: 00000000h 

 

 

 

Поле 

Бит 

Описание 

OSHT 

2 

Бит программной генерации сигнала аварии в однократном режиме.  
Запись единицы устанавливает бит OST в регистре TZFLG  

CBC 

1 

Бит программной генерации сигнала аварии в циклическом режиме. 
Запись единицы устанавливает бит CBC в регистре TZFLG 

– 

31-3, 
0 

Зарезервировано 

П р и м е ч а н и е   – Чтение битов OST и CBC всегда возвращает нули. 

 
Т а б л и ц а   А . 1 2 . 2 0  – Регистр источника триггера событий 

 

ETSEL 

 

 Сброс: 00000000h 

 

 

 

Поле 

Биты 

Описание 

SOCBEN/ 
SOCAEN 

15/ 
11 

Бит разрешения генерации внешнего сигнала PWM_SOCB/ 
PWM_SOCA для запуска АЦП 
0 

Запрещено 

1 

Разрешено 

 

 

 

358 

Окончание таблицы А.12.20 

Поле 

Биты 

Описание 

SOCBSEL/ 
SOCASEL/ 
INTSEL 

14-12/ 
10-8/ 
2-0 

Поле выбора события, по которому будет сформирован импульс 
PWM_SOCB/PWM_SOCA/PWM_INT 
000 

Зарезервировано 

001 

CTR = Zero 

010 

CTR = PRD 

011 

Зарезервировано 

100 

CTR = CMPA при счете вверх 

101 

CTR = CMPA при счете вниз 

110 

CTR = CMPB при счете вверх 

111 

CTR = CMPB при счете вниз 

INTEN 

3 

Бит разрешения генерации внешнего прерывания PWM_INT 
0 

Запрещено 

1 

Разрешено  

– 

31-16, 
7-4 

Зарезервировано 

 
Т а б л и ц а   А . 1 2 . 2 1  – Регистр предделителя триггера событий 

 

ETPS 

 

 Сброс: 00000000h 

 

 

 

Поле 

Биты 

Описание 

SOCBCNT/ 
SOCACNT 

15-14/ 
11-10 

Счетчик событий сигнала PWM_SOCB/ PWM_SOCA. 
Счетчик автоматически сбрасывается, когда сформировано 
прерывание, и перестает считать, когда достигает значения 
SOCBPRD/SOCAPRD соответсвенно 

SOCBPRD/ 
SOCAPRD 

13-12/ 
9-8 

Поле задания количества событий, заданных полем 
SOCBSEL/SOCASEL регистра ETSEL, по которым будет 
сформирован сигнал запуска АЦП PWM_SOCB/PWM_SOCA.  
Для разрешения генерации сигнала нужно установить бит 
SOCBEN/ SOCAEN регистра ETSEL.  
Сигнал будет сформирован, даже если флаг SOCB/SOCA (регистр 
ETFLG) предыдущего сигнала не был сброшен. Как только сигнал 
PWM_SOCB/PWM_SOCA отправлен, счетчик 
SOCBCNT/SOCACNT автоматически сбрасывается 
00  По каждому событию (SOCBCNT/SOCACNT = 00b) 
01  По каждым двум событиям (SOCBCNT/SOCACNT = 01b) 
10  По каждым трём событиям (SOCBCNT/SOCACNT = 10b) 
11  По каждым четырем событям (SOCBCNT/SOCACNT = 11b) 

 

 

 

359 

Окончание таблицы А.12.21 

Поле 

Биты 

Описание 

INTCNT 

3-2 

Значение счетчика событий прерываний. 
Счетчик автоматически сбрасывается, когда сформировано 
прерывание, и перестает считать, когда достигает значения INTPRD 

INTPRD 

1-0 

Поле задания количества событий, заданных полем INTSEL 
регистра ETSEL, по которым будет сформировано внешнее 
прерывание PWM_INT. Для разрешения генерации прерывания 
нужно установить бит INTEN в регистре ETSEL. Если флаг 
прерывания INT (регистр ETFLG) установлен от предыдущего 
прерывания, то текущее прерывание не будет активировано до 
сброса этого флага (сбрасывается записью единицы в бит INT 
регистра ETCLR). Такой механизм позволяет обрабатывать одно 
прерывание, в то время как другое ждет своей очереди 
00 

Прерывания по каждому событию (INTCNT = 00b) 

01 

Прерывания по каждым двум событиям (INTCNT = 01b) 

10 

Прерывания по каждым трём событиям (INTCNT = 10b) 

11 

Прерывания по каждым четырем событиям (INTCNT = 11b) 

– 

31-16,  
7-4 

Зарезервировано 

 
Т а б л и ц а   А . 1 2 . 2 2  – Регистр флагов триггера событий 

 

ETFLG 

 

 Сброс: 00000000h 

 

 

 

Поле 

Бит 

Описание 

SOCB/ 
SOCA/ 
INT 

3/ 
2/ 
0 

Флаг внешнего сигнала АЦП PWM_SOCB/PWM_SOCA/PWM_INT 
0  Не установлен или сброшен 
1  Установлен 

– 

31-4, 1 

Зарезервировано 

 
 

 

 

 

360 

Т а б л и ц а   А . 1 2 . 2 3  – Регистр сброса флагов триггера событий 

 

ETCLR 

 

 Сброс: 00000000h 

 

 

Поле 

Бит 

Описание 

1 

2 

3 

SOCB/ 
SOCA/ 
INT 

3/ 
2/ 
0 

Бит сброса флага SOCB/SOCA /INT в регистре ETFLG 
0  Нет действий  
1  Запись единицы сбрасывает флаг 

– 

31-4, 1 

Зарезервировано 

 
Т а б л и ц а   А . 1 2 . 2 4  – Регистр программной эмуляции флагов триггера событий 

 

ETFRC 

 

 Сброс: 00000000h 

 

 

 

Поле 

Бит 

Описание 

SOCB/ 
SOCA/ 
INT 

3/ 
2/ 
0 

Бит установки флага SOCB/SOCA/INT в регистре ETFLG 
0  Нет действий  
1  Запись единицы устанавливает флаг 

– 

31-4, 1 

Зарезервировано 

 
Т а б л и ц а   А . 1 2 . 2 5  – Регистр управления модулятором 

 

PCCTL 

 

 Сброс: 00000000h 

 

 

 

 

361 

Окончание таблицы А.12.25 

Поле 

Биты 

Описание 

CHPDUTY 

10-8 

Поле задания скважности второго и последующих импульсов 
000 

1/8 (13,5 %), 

001 

2/8 (25,0 %), 

… 

… 

110 

7/8 (87,5 %), 

111 

Зарезервировано 

SHPFREQ 

7-5 

Поле выбора делителя частоты синхронизации для задания частоты 
второго и последующих импульсов 
000 

1 

001 

1/2 

… 

… 

110 

1/7 

111 

1/8 

OSHTWTH 

4-1 

Поле задания ширины первого импульса 
0h 

1 × fclk/8 

1h 

2 × fclk/8 

… 

… 

Eh 

15 × fclk/8 

Fh 

16 × fclk/8 

CHPEN 

0 

Бит разрешения работы модулятора 
0 

Запрещено  

1 

Разрешено  

– 

31-11 

Зарезервировано 

 
Т а б л и ц а   А . 1 2 . 2 6  – Регистр конфигурации блока ШИМ высокого разрешения 

 

HRCNFG 

 

 Сброс: 00000000h 

 

 

 

Поле 

Биты 

Описание 

MEP_ 
ScaleFactor 

23-16 

Не используется 

HRLOAD 

3 

Бит выбора события, по которому производится загрузка 
отложенного значения в активный регистр CMPAHR 
0 

Событие CTR = Zero 

1 

Событие CTR = PRD.  
При этом режим отложенной загрузки доступен, только если 
бит CTLMODE сброшен, а загрузка поля CMPA 
осуществляется аналогичным образом (в регистре CMPCTL 
поле LOADMODE = 00/01) 

 

 

 

362 

Окончание таблицы А.12.26 

Поле 

Биты 

Описание 

CTLMODE 

2 

Бит выбора регистра для задания значение задержки 
0 

Поле CMPAHR 

1 

Поле TBPHSHR 

EDGMODE 

1-0 

Поле выбора фронта сигнала ШИМ, который сдвигается линией 
задержки 
00 

Зарезервировано 

01 

Передний  

10 

Задний  

11 

Передний и задний  

– 

31-24, 
15-4 

Зарезервировано 

 
Т а б л и ц а   А . 1 2 . 2 7  – Регистр ширины фильтрации 

 

FWDTH 

 

 Сброс: 00000000h 

 

 

 

Поле 

Биты 

Описание 

FWDTH  7-0 

Поле задания ширины фильтрации коротких импульсов в тактах 
PCLK.  Если f

PCLK

 = 100 МГц, то фильтруются импульсы до 2,55 мкс с 

шагом 0,01 мкс 
0h 

Фильтр выключен 

1h 

1 такт PCLK 

… 

… 

FFh  255 тактов PCLK 

– 

31-8 

Зарезервировано 

 
Таблица А.12.28 – Регистр источника сигнала события удержания 

 

HDSEL 

 

 Сброс: 00000000h 

 

 

 

 

 

 

363 

 

Окончание таблицы А.12.28 

Поле 

Биты 

Описание 

OSHT 

31 

Бит разрешения события по источнику DCMP/ACMP в однократном 
режиме обработки аварии 
0  Запрещено 
1  Разрешено 

CBC 

28 

Бит разрешения события по источнику DCMP/ACMP в циклическом 
режиме обработки аварии 
0  Запрещено 
1  Разрешено 

ACMP2, 
ACMP1, 
ACMP0 

26, 
25, 
24 

Биты включения аналоговых компараторов 0, 1 и 2 
0  Выключен 
1  Включен 

DCMP23– 
DCMP0 

23-0 

Бит выбора цифрового компаратора (0 – 23) блока АЦП, с выхода 
которого берется сигнал для формирования события удержания 
0  Не выбран 
1  Выбран 

– 

30, 
29, 27 

Зарезервировано 

 
Т а б л и ц а   А . 1 2 . 2 9  – Регистр управления детектором событий удержания 

 

HDCTL 

 

 Сброс: 00000000h 

 

 

 

Поле 

Биты 

Описание 

HDB/ 
HDA 

3-2/ 
1-0 

Поле задания поведения сигнала PWMB/PWMA в случае сбоя (аварии).  
(Источник сбоя определяется регистром HDSEL) 
00 

Зарезервировано  

01 

Переключается в состояние единицы 

10 

Переключается в состояние нуля 

11 

Остается без изменений 

– 

31-4 

Зарезервировано 

 
 
 
 
 
 
 
 
 

 

 

364 

 
Т а б л и ц а   А . 1 2 . 3 0  – Регистр маски прерывания порогового выключателя 

 

HDEINT 

 

 Сброс: 00000000h 

 

 

 

Поле 

Бит 

Описание 

OST 

2 

Бит разрешения генерации прерывания в однократном режиме  
0 

Запрещено  

1 

Разрешено 

CBC 

1 

Бит разрешения генерации прерывания в циклическом режиме  
0 

Запрещено  

1 

Разрешено 

– 

31-3, 0 

Зарезервировано 

 
Т а б л и ц а   А . 1 2 . 3 1  – Регистр флагов прерывания порогового выключателя 

 

HDFLG 

 

 Сброс: 00000000h 

 

 

 

Поле 

Бит 

Описание 

OSHT, 
CBC 

2, 
1 

Флаг прерывания в однократном режиме, 
флаг прерывания в циклическом режиме 
0  Нет прерывания 
1  Запрос на прерывание 
При этом действие на выходе продолжается вплоть до обнуления 
счетчика таймера, если сигнал аварии не перестал быть активным к 
этому моменту. Если флаг сброшен, а источник сигнала аварии остался, 
флаг установится снова 

INT 

0 

Флаг внешнего прерывания NVIC 
0  Нет прерывания 
1  Запрос на прерывание 
Если флаг был сброшен, а один из флагов CBC или OST установлен, 
флаг установится снова 

– 

31-3 

Зарезервировано 

 

 

365 

 
Т а б л и ц а   А . 1 2 . 3 2  – Регистр сброса флагов порогового выключателя  

 

HDCLR 

 

 Сброс: 00000000h 

 

 

 

Поле 

Бит 

Описание 

OST 

2 

Бит сброса флага прерывания в однократном режиме 

CBC 

1 

Бит сброса флага прерывания в циклическом режиме 

INT 

0 

Бит сброса флага внешнего прерывания NVIC 

– 

31-3 

Зарезервировано 

Запись единицы в бит регистра сбрасывает соответствующий  бит в регистре HDFLG 
 
Т а б л и ц а   А . 1 2 . 3 3  – Регистр программной активации порогового выключателя 

 

HDFRC 

 

 Сброс: 00000000h 

 

 

 

Поле 

Бит 

Описание 

OST 

2 

Бит активации порогового выключателя  в однократном режиме 
обработки аварии 
0  Нет действий 
1  Запись единицы активирует выключатель и устанавливает флаг OST в 

регистре HDFLG 

CBC 

1 

Бит активации порогового выключателя  в циклическом режиме 
обработки аварии 
0  Нет действий 
1  Запись единицы активирует выключатель и устанавливает флаг CBC в 

регистре HDFLG 

– 

31-3, 
0 

Зарезервировано 

 
 
 
 

 

 

366 

Т а б л и ц а   А . 1 2 . 3 4  – Регистры сброса прерываний порогового выключателя, детектора 
событий аварии и таймера блока ШИМ 

 

HDINTCLR 
TZINTCLR 
INTCLR 
 

 

 Сброс: 00000000h 

 

 

Поле  Бит 

Описание 

INT 

0 

Бит сброса прерывания. 
Запись единицы в бит сбрасывает запрос прерывания. 
Запись в бит должна производиться программой обработки прерывания, во 
избежание повторного запуска программы обслуживания прерывания  

– 

31-1   Зарезервировано 

 
 
 
 
 
 
 
 
 
 
 
 
 
 

 

 

367 

A.13 Регистры блока захвата 

Т а б л и ц а   А . 1 3 . 1  – Регистр блока захвата 
Мнемоника 

Назначение и описание 

Сброс 

TSCTR 

32-разрядный регистр счетчика таймера.  
Запись задает начальное значение таймера.  
Чтение возвращает текущее значение таймера 

00000000h 

CTRPHS 

32-разрядный регистр отложенной загрузки таймера.  
Значение из регистра загружается в таймер по событиям 
SYNCI или под управлением процессора. Регистр 
используется для синхронизации с другими блоками 
CAP/PWM 

00000000h 

CAP0 

32-разрядный регистр захвата 0. 
Варианты загрузки: 
- значением таймера в режиме захвата; 
- значением, задаваемым микропроцессором; 
- из регистра отложенной загрузки CAP3 в режиме APWM 

00000000h 

CAP1 

32-разрядный регистр захвата 1. 
Варианты загрузки: 
- значением таймера в режиме захвата; 
- значением, задаваемым микропроцессором; 
- из регистра отложенной загрузки CAP4 в режиме APWM 

00000000h 

CAP2 

32-разрядный регистр захвата 2. 
Варианты загрузки: 
- значением таймера в режиме захвата; 
- значением, задаваемым микропроцессором (в тестовых 
целях). 
Регистр используется как регистр отложенной загрузки APRD 
в режиме APWM 

00000000h 

CAP3 

32-разрядный регистр захвата 3. 
Варианты загрузки: 
- значением таймера в режиме захвата; 
- значением, задаваемым микропроцессором (в тестовых 
целях). 
Регистр используется как регистр отложенной загрузки APRD 
в режиме APWM 

00000000h 

 

Т а б л и ц а   А . 1 3 . 2  – Регистр контроля захвата 0 

 

ECCTL0 

 

 Сброс: 00000000h 

 

 

 

 
 

 

 

368 

Окончание таблицы А.13.2 

Поле 

Биты 

Описание 

FREE/SOFT 

 

15-14 

Управление остановкой таймера в режиме отладки 
00 

Моментальная остановка таймера 

01 

Остановка таймера по переполнению 

10, 11 

Таймер не останавливается 

PRESCALE 

13-9 

Предварительный делитель.  
Если записано значение 00h – делитель выключен. 

CAPLDEN 

8 

Бит разрешения захвата регистрами CAP0– CAP3 
0 

Запрещено 

1 

Разрешено  

CTRRSTn 

7, 5, 
3, 1 

Бит сброса таймера после события n (n от 0 до 3) 
0 

Нет действий 

1 

Сброс таймера после события n 

CAPnPOL 

6, 4, 
2, 0 

Бит выбора фронта захвата (n от 0 до 3) 
0 

Захват по переднему фронту 

1 

Захват по заднему фронту 

– 

31-16 

Зарезервировано 

 
Т а б л и ц а   А . 1 3 . 3  – Регистр контроля захвата 1 

 

ECCTL1 

 

 Сброс: 00000000h 

 

 

Поле 

Бит 

Описание 

APWMPOL 

10  -

 

Бит задания активного уровня в режиме APWM 
0 

Высокий  

1 

Низкий  

CAP/APWM  9 

Бит выбора режима 
0 

Работа в режиме захвата. Блокирование сброса таймера по событию 
CTR=PRD. Блокирование отложенной загрузки CAP0/1. Разрешение 
захвата CAP0–CAP3. Внешний порт работает на вход.   

1 

Работа в режиме APWM. Разрешение сброса таймера по CTR = 
PRD. Разрешение теневой загрузки CAP0/1.  Блокирование 
захвата CAP0–CAP3. Внешний порт работает на выход 

SWSYNC 

8 

Межблочная синхронизация таймеров  
0 

Нет действий 

1 

Запись единицы: 
- загружает значение таймера из отложенного регистра при 
условии, что установлен бит SYNCI_EN; 
- генерирует выходной сигнал синхронизации при условии, что 
в поле SYNC_SEL записано 00b или 01b. 

П р и м е ч а н и е  – В режиме APWM синхронизация также 

происходит автоматически по событию CTR = PRD.