МИКРОСХЕМА ИНТЕГРАЛЬНАЯ К1921ВК01Т. Руководство пользователя (от 10.09.2019) - часть 1

МИКРОСХЕМА ИНТЕГРАЛЬНАЯ 

К1921ВК01Т  

Руководство пользователя 

от 10.09.2019 

2019

 

 

 

2 

Содержание 

 

Введение ......................................................................................................................................... 5

 

1 Область применения и особенности ......................................................................................... 6

 

2 Краткое техническое описание микроконтроллера ................................................................ 7

 

2.1 Функциональные параметры ............................................................................................. 7

 

2.2 Электрические параметры ............................................................................................... 23

 

3 Архитектура изделия ................................................................................................................ 26

 

4 Система тактирования микроконтроллера ............................................................................. 27

 

4.1 Описание блока синхронизации ...................................................................................... 27

 

4.2 Алгоритм перехода на системную частоту .................................................................... 28

 

4.3 Управление тактовыми сигналами периферии .............................................................. 29

 

5 Сброс микроконтроллера ......................................................................................................... 32

 

6 Организация памяти ................................................................................................................. 34

 

7 Флеш-память и внешняя память. Загрузка микроконтроллера............................................ 39

 

7.1 Загрузочная флеш-память ................................................................................................ 39

 

7.2 Пользовательская флеш-память ...................................................................................... 40

 

7.3 Алгоритм стирания всей флеш-памяти .......................................................................... 42

 

7.4 Временные параметры...................................................................................................... 42

 

7.5 Контроллер внешней памяти ........................................................................................... 44

 

7.6 Режимы загрузки микроконтроллера .............................................................................. 46

 

8 Контроллер прямого доступа к памяти .................................................................................. 49

 

8.1 Программное управление модулем DMA ...................................................................... 50

 

8.2 Правила обмена данными ................................................................................................ 55

 

8.3 Правила арбитража ........................................................................................................... 56

 

8.4 Типы циклов ...................................................................................................................... 58

 

8.5 Индикация ошибок ........................................................................................................... 69

 

9 Прерывания ............................................................................................................................... 70

 

10 Порты ....................................................................................................................................... 75

 

11 Таймеры ................................................................................................................................... 80

 

12 Блоки захвата .......................................................................................................................... 81

 

12.1 Режим захвата времени .................................................................................................. 82

 

12.2 Режим работы «генератор ШИМ» ................................................................................ 83

 

13 Модули квадратурных декодеров ......................................................................................... 86

 

13.1 Обработчик сигналов входов ......................................................................................... 86

 

13.2 Квадратурный преобразователь .................................................................................... 87

 

13.3 Счетчик позиции ............................................................................................................. 89

 

13.4 Таймер временных отсчетов .......................................................................................... 93

 

13.5 Модуль захвата времени ................................................................................................ 93

 

13.6 Сторожевой таймер ........................................................................................................ 95

 

13.7 Система прерываний ...................................................................................................... 96

 

14 Блоки ШИМ ............................................................................................................................ 97

 

14.1 Таймер .............................................................................................................................. 98

 

14.2 Компаратор .................................................................................................................... 101

 

14.3 Обработчик событий .................................................................................................... 103

 

14.4 Пороговый выключатель .............................................................................................. 106

 

14.5 Генератор задержки ШИМ .......................................................................................... 107

 

14.6 Фильтр коротких импульсов ....................................................................................... 108

 

14.7 Модулятор ..................................................................................................................... 108

 

14.8 Детектор сигнала аварии .............................................................................................. 110

 

14.9 Триггер событий ........................................................................................................... 111

 

14.10 Блок ШИМ высокого разрешения ............................................................................. 113

 

 

 

3 

14.11 Сопряжение с блоком АЦП ....................................................................................... 115

 

15 Приемопередатчики UART ................................................................................................. 116

 

15.1 Функционирование блока UART ................................................................................ 116

 

15.2 Интерфейс прямого доступа к памяти ........................................................................ 121

 

15.3 Прерывания ................................................................................................................... 123

 

15.4 Программирование ....................................................................................................... 124

 

16 Контроллеры интерфейса SPI.............................................................................................. 125

 

16.1 Структура контроллера SPI ......................................................................................... 125

 

16.2 Функционирование ....................................................................................................... 128

 

16.3 Прерывания ................................................................................................................... 132

 

17 Контроллер интерфейса I2C ................................................................................................ 133

 

17.1 Протокол шины ............................................................................................................. 133

 

17.2 Функциональное описание .......................................................................................... 140

 

17.3 Инициализация и функционирование ........................................................................ 143

 

18 Контроллер интерфейса CAN .............................................................................................. 157

 

18.1 Протокол CAN .............................................................................................................. 157

 

18.2 Структура и функционирование контроллера CAN .................................................. 163

 

18.3 Узел контроллера CAN ................................................................................................ 168

 

18.4 Объекты сообщений ..................................................................................................... 173

 

18.5 Прием и передача сообщений ...................................................................................... 177

 

18.6 Фильтрация сообщений ................................................................................................ 180

 

18.7 Удаленные запросы ...................................................................................................... 181

 

18.8 Дополнительные режимы передачи ............................................................................ 182

 

18.9 FIFO структура объектов сообщений ......................................................................... 183

 

18.10 Режим шлюза ............................................................................................................... 186

 

18.11 Прерывания объектов сообщений ............................................................................. 188

 

18.12 Программирование контроллера CAN ..................................................................... 191

 

19 Контроллер интерфейса Ethernet 10/100 ............................................................................ 192

 

19.1 Операции передачи ....................................................................................................... 193

 

19.2 Операции приема .......................................................................................................... 194

 

20 Контроллер интерфейса USB OTG ..................................................................................... 195

 

20.1 Функции хоста .............................................................................................................. 195

 

20.2 Работа хоста ................................................................................................................... 197

 

20.3 Работа устройства ......................................................................................................... 198

 

20.4 USB OTG ....................................................................................................................... 201

 

21 Блок АЦП .............................................................................................................................. 203

 

21.1 Секвенсор ...................................................................................................................... 204

 

21.2 Модуль АЦП ................................................................................................................. 206

 

21.3 Буфер результатов измерений ..................................................................................... 208

 

21.4 Цифровой компаратор .................................................................................................. 209

 

22 Блок аналоговых компараторов .......................................................................................... 213

 

22.1 Описание функционирования ...................................................................................... 213

 

23 Блок часов реального времени ............................................................................................ 217

 

23.1 Рекомендации по подключению и трассировке сигналов на печатной плате ........ 217

 

23.2 Описание работы блока ................................................................................................ 217

 

24 Сторожевой таймер .............................................................................................................. 219

 

25 Программно-аппаратные средства отладки ....................................................................... 220

 

Заключение ................................................................................................................................. 221

 

Приложение А (обязательное) Регистры микроконтроллера................................................ 222

 

А.1 Регистры контроллера АЦП.......................................................................................... 222

 

А.2 Регистры GPIO и общего назначения .......................................................................... 236

 

A.3 Регистры контроллера CAN .......................................................................................... 251

 

 

 

4 

A.4 Регистры контроллера Ethernet 10/100......................................................................... 275

 

А.5 Регистры контроллера USB OTG ................................................................................. 294

 

A.6 Регистры RTC ................................................................................................................. 315

 

A.7 Регистры сторожевого таймера .................................................................................... 319

 

A.8 Регистры контроллера I2С ............................................................................................ 322

 

А.9 Регистры таймера ........................................................................................................... 328

 

А.10 Регистры контроллера DMA ....................................................................................... 330

 

A.11 Регистры блока UART ................................................................................................. 337

 

A.12 Регистры блока ШИМ ................................................................................................. 346

 

A.13 Регистры блока захвата ............................................................................................... 367

 

A.14 Регистры квадратурного декодера ............................................................................. 372

 

A.15 Регистры загрузочной флеш-памяти .......................................................................... 380

 

A.16 Регистры аналогового компаратора ........................................................................... 385

 

A.17 Регистры контроллера SPI .......................................................................................... 389

 

A.18 Регистры контроллера пользовательской флеш-памяти .......................................... 394

 

Приложение Б (обязательное) Карта памяти регистров микроконтроллера ....................... 401

 

Приложение В (обязательное) Коды состояний функционирования блока I2C ................. 439

 

Приложение Г (обязательное) Регистры прерываний ........................................................... 447

 

Приложение Д (справочное) Пример схемы включения микроконтроллера ...................... 449

 

Лист регистрации изменений ................................................................................................... 451

 

 

 

 

5 

Введение 

Микроконтроллеры  с  вариантом  ядра  Cortex-M  на  сегодняшний  день  являются 

одними  из  самых  популярных.  Они  применяются  при  разработке  и  изготовлении 
электронной  техники.  Высокая  вычислительная  мощность  и  при  этом  относительно 
низкая  стоимость  делают  эти  устройства  привлекательными  для  самого  широкого  круга 
разработчиков.  

Микросхема 

К1921ВК01Т 

представляет 

собой 

СБИС 

32-разрядного 

микроконтроллера на базе ядра ARM Cortex-M4F, предназначенного для промышленных 
и  потребительских  приложений,  включая  системы  дистанционного  мониторинга, 
контрольно-измерительные  приборы,  сетевые  устройства,  системы  автоматизации 
производственных  процессов,  автомобильную  электронику,  системы  управления 
электродвигателями. 

В состав микроконтроллера входит широкий набор  как цифровой, так и аналоговой 

периферии,  в  связи  с  чем,  он  может  применяться  в  различных  системах  цифровой 
обработки  сигналов,  в  том  числе  требующих  точных  аналогово-цифровых  и  цифро-
аналоговых преобразований, в системах управления и сбора информации. 

В  настоящем  руководстве  пользователя  приведено  описание  архитектуры, 

функционального построения и периферии микроконтроллера К1921ВК01Т. Руководство 
пользователя 

может 

служить 

практическим 

руководством 

по 

применению 

микроконтроллера для разработчиков систем на его основе и программистов. 

 
 
 

 

 

6 

1

 

Область применения и особенности 

Сфера  применения  микроконтроллера  довольно  широка  –  средства  измерений, 

связи,  наблюдения,  безопасности,  автоматизация  производства,  медицина,  энергетика, 
промышленность,  различные  системы  управления.  Тем  не  менее,  основной  областью 
применения является электропривод.      

Для  эффективного  управления  в  электромеханических  системах  была  разработана 

дополнительная периферия: блоки ШИМ (в том числе ШИМ высокого разрешения), блок 
АЦП  с  интерфейсом  к  контроллеру  прямого  доступа  к  памяти,  блок  аналоговых 
компараторов,  модуль  захвата/сравнения,  блок  импульсного  квадратурного  декодера, 
используемого 

для 

обработки 

сигналов 

датчиков 

положения 

ротора 

в 

высокопроизводительных системах для определения положения, направления и скорости 
вращения. Внутри микроконтроллера блоки имеют стандартный интерфейс AMBA AHB и 
APB. 

Разработанный  микроконтроллер  имеет  встроенную  флэш-память  программ 

размером  1  Мбайт,  которую  можно  использовать  для   хранения  и  загрузки 
пользовательского программного обеспечения. Также во флэш-памяти существует особый 
защищенный  раздел,  который  может  быть  использован  для  хранения  начального 
загрузчика. Кроме этого, реализована возможность загрузки из внешней памяти.  

Помимо  флэш-памяти  программ,  микроконтроллер  содержит  флэш-память  данных 

размером  64  Кбайта,  которая  может  использоваться  для  хранения  пользовательских 
данных, и дополнительный информационный блок размером 512 байт, в котором хранятся 
загрузочные настройки,  а также настройки доступа к страницам флэш-памяти программ и 
флеш-памяти данных. Так, возможно настроить постраничный запрет стирания отдельных 
страниц  обеих  флэш-памятей,  а  также  выбрать  способ  загрузки  микроконтроллера. 
Данные меры позволяют повысить стойкость микроконтроллера к возможным попыткам 
загрузки постороннего программного обеспечения, а также к стиранию важных областей 
флэш-памяти. 

Система  тактирования  микроконтроллера  позволяет  использовать  различные 

источники  тактового  сигнала,  что  позволяет  расширить  набор  применений  и  решаемых 
задач пользователя. Микроконтроллер может тактироваться от внутреннего RC-генератора 
с  частотой  от  3,5  до  6,5  МГц,  внутреннего  осциллятора  с  внешним  кварцевым 
резонатором,  тактовым  сигналом,  подаваемым  на  вход  порта  ввода-вывода,  а  также 
сигналом встроенного генератора PLL. Также существует возможность гибкой настройки 
тактовых сигналов для блоков периферии. 

Для  снижения  потребления  микросхемы  предусмотрена  возможность  отключения 

тактовых  сигналов  отдельных  блоков  периферии  в  случае,  если  они  не  используются 
пользователем.  При  переходе  процессора  в  режим  пониженного  энергопотребления 
возможно  отключение  тактового  сигнала  процессора  (команда  WFI)  или  переключение 
тактового сигнала на низкую частоту (команда WFE). 

 

 

 

7 

2

 

Краткое техническое описание микроконтроллера 

2.1

 

Функциональные параметры 

Структурная схема микроконтроллера показана на рисунке 2.1. 

 

 

 

Рисунок 2.1 – Структурная схема микроконтроллера 

 
В состав микроконтроллера входят функциональные элементы (см. рисунок 2.1): 
- процессорное  ядро  ARM  Cortex-M4F  производительностью  не  менее  125 

миллионов инструкций в секунду с поддержкой набора одноцикловых команд умножения 
с  накоплением  (блок  MPU),  команд  централизованного  управления  потоком  данных, 
арифметических  и  логических  команд  и  встроенным  модулем  обработки  команд  с 
плавающей запятой с одинарной точностью (блок FPU); 

- загрузочная флеш-память (Flash) емкостью 1 Мбайт; 
- ОЗУ объемом 192 Кбайта; 
- пользовательская флеш-память объемом 64 Кбайта; 
- контроллер внешней статической памяти (SRAM, PROM, NOR-FLASH); 
- 24-канальный контроллер прямого доступа к памяти (DMA); 
- схема сброса и сторожевой таймер; 
- часы реального времени с батарейным питанием (RTC); 
- синтезатор частоты на основе ФАПЧ (PLL); 
- двенадцать двухканальных 12-разрядных АЦП с режимами цифрового компаратора 

для  каждого  из  каналов  (равно  или  больше,  равно  или  меньше,  попадание  в  диапазон, 
выход  из  диапазона)  и  функцией  автоматического  запуска  модулей  ШИМ  по  событию 
«окончание преобразования»; 

 

 

8 

-  три аналоговых компаратора с функцией автоматического  запуска  модулей ШИМ 

по событиям сравнения «равно или больше» и «равно или меньше»; 

- девять  модулей  ШИМ,  шесть  из  которых  поддерживают  режим  высокого 

разрешения (возможность изменения длительности импульсов на величину менее периода 
тактового сигнала); 

- два  импульсных  квадратурных  декодера,  используемых  для  обработки  сигналов 

датчиков  положения  ротора  в  высокопроизводительных  системах  для  определения 
положения, направления и скорости вращения; 

- шесть модулей захвата/сравнения; 
- три 32-разрядных таймера; 
- отладочный интерфейс JTAG и ARM SWD (Serial Wire Debug); 
- семь  16-разрядных  и  один  8-разрядный  порт  ввода/вывода  с  раздельно 

программируемыми мультиплексированными выводами общего назначения; 

- четыре последовательных порта UART; 
- контроллеры интерфейсов:   
- CAN (протокол 2.0b) с двумя портами ввода-вывода; 
- I2C с поддержкой частоты передачи данных более 1 МГц (два порта); 
- SPI (четыре порта); 
- USB 2.0 Device/Host с физическим уровнем PHY; 
- Ethernet 10/100 Мбит/с с интерфейсом MII. 
 
Условное графическое изображение микроконтроллера приведено на рисунке 2.2.  
Функциональное назначение выводов указано в таблицах 2.1 и 2.2.  В таблице 2.1 в 

графе  «Обозначение  вывода»  первым  указывается  название  основной  функции  вывода 
микроконтроллера. Далее, в порядке следования, первая, вторая и третья альтернативные 
функции.  

 
П р и м е ч а н и е  – Выводы A1 – A7 имеют дополнительные альтернативные функции 

CMP_C3+,  CMP_C3–,  CMP_C2+,  CMP_C2–,  CMP_C1+,  CMP_C1–  и  CMP_DACSUP, 
которые постоянно активны.    

После  сброса  микроконтроллера  выводы  портов  A,  B,  C,  D,  E,  F,  G,  H  (A – H) 

конфигурируются  как  выводы  общего  назначения  и  находятся  в  третьем  сосоянии. 
Исключение  составляют  выводы  отладочного  модуля  JTAG  (B0,  B1,  B2,  E1,  E10)  и 
выводы  приемопередатчика  UART0  (D11  и  E0).  У  этих  выводов  микроконтроллера  по 
умолчанию  включены  указанные  альтернативные  функции.  Выбор  альтернативной 
функции  осуществляется  посредством  регистра  GPIOPCTL  (за  исключением  функций 
CMP_C3+, CMP_C3–, CMP_C2+, CMP_C2–, CMP_C1+, CMP_C1– и CMP_DACSUP).  

В графе «Номер вывода» указывается номер вывода микроконтроллера. 
В  графе  «Тип  вывода»  используются  обозначения:  I  –  вход,  O  –  выход,  Z  –  третье 

состояние. 

Микросхема  выполнена  в  металлополимерном  (пластмассовом)  корпусе     

4406.208-1 (QFP-208). Масса микросхемы – не более 7 г. 

 
 
 
 
 
 

 

 

 

9 

 

 

Рисунок 2.2 – Условное графическое изображение микросхемы (альтернативные 

функции выводов портов A, B, C, D, E, F, G, H указаны в таблице 2.1) 

 

 

10 

Т а б л и ц а   2 . 1  – Функциональное назначение выводов, имеющих альтернативные функции 

Обозначение вывода 

Номер

вывода 

Тип 

вывода 

Функциональное назначение вывода 

A0 

 

23 

I/O/Z 

Вход/выход «порт A», разряд 0 

CLK_USB 

I 

Вход «тактовый сигнал USB» 

SPI_FSS2 

I 

Вход «выбор ведомого устройства SPI2» 

MEM_DATA12 

I/O 

Вход/выход шины данных внешней памяти, 
разряд 12 

A1 

 

24 

I/O/Z 

Вход/выход «порт A», разряд 1 

SPI_TXD0 

O 

Выход «линия передачи данных SPI0» 

PWM_B8 

O 

Выход «линия В блока 8 ШИМ» 

– 

– 

– 

CMP_C3+ 

I 

Аналоговый вход C+ компаратора CMP3  

A2 

 

25 

I/O/Z 

Вход/выход «порт A», разряд 2 

PWM_TZ2 

I 

Вход «сигнал 2 аварии» 

SPI_TXD1 

O 

Выход «линия передачи данных SPI1» 

MEM_OE0# 

O 

Выход «сигнал чтения внешней памяти 0» 

CMP_C3– 

I 

Аналоговый вход C– компаратора CMP3 

A3 

 

26 

I/O/Z 

Вход/выход «порт A», разряд 3 

UART_TXD1 

O 

Выход «линия передачи данных UART1» 

PWM_A6 

O 

Выход «линия А блока 6 ШИМ» 

MEM_OE1# 

O 

Выход «сигнал чтения внешней памяти 1» 

CMP_C2+ 

I 

Аналоговый вход C+ компаратора CMP2 

A4 

 

29 

I/O/Z 

Вход/выход «порт A», разряд 4 

UART_RXD1 

I 

Вход «линия приема данных UART1» 

PWM_B6 

O 

Выход «линия В блока 6 ШИМ» 

– 

– 

– 

CMP_C2– 

I 

Аналоговый вход C– компаратора CMP2 

A5 

 

30 

I/O/Z 

Вход/выход «порт A», разряд 5 

SPI_FSS0 

I 

Вход «выбор ведомого устройства SPI0» 

PWM_A7 

O 

Выход «линия А блока 7 ШИМ» 

– 

– 

– 

CMP_C1+ 

I 

Аналоговый вход C+ компаратора CMP1 

A6 

 

31 

I/O/Z 

Вход/выход «порт A», разряд 6 

SPI_CLK0 

I/O 

Вход/выход «синхросигнал передачи SPI0» 

PWM_B7 

O 

Выход «линия В блока 7 ШИМ» 

– 

– 

– 

CMP_C1– 

I 

Аналоговый вход C– компаратора CMP1 

A7 

 

32 

I/O/Z 

Вход/выход «порт A», разряд 7 

SPI_RXD0 

I 

Вход «линия приема данных SPI0» 

PWM_A8 

O 

Выход «линия А блока 8 ШИМ» 

– 

– 

– 

CMP_DACSUP 

I 

Питание ЦАП аналоговых компараторов  

A8 

 

33 

I/O/Z 

Вход/выход «порт A», разряд 8 

MEM_ADDR0 

O 

Выход шины адреса внешней памяти, разряд 0 

MII_TXCLK 

I 

Вход «синхросигнал передачи» 

PWM_TZ0 

I 

Вход «сигнал 0 аварии» 

A9 

 

34 

I/O/Z 

Вход/выход «порт A», разряд 9 

MEM_ADDR1 

O 

Выход шины адреса внешней памяти, разряд 1 

MII_TXD0 

O 

Выход «передаваемый нулевой бит данных» 

PWM_TZ1 

I 

Вход «сигнал 1 аварии» 

 

 

11 

Продолжение таблицы 2.1 

Обозначение вывода 

Номер 

вывода 

Тип 

вывода 

Функциональное назначение вывода 

A10   

38 

I/O/Z 

Вход/выход «порт A», разряд 10 

MEM_ADDR2 

O 

Выход шины адреса внешней памяти, разряд 2 

MII_TXD1 

O 

Выход «передаваемый первый бит данных» 

PWM_B0 

O 

Выход «линия В блока 0 ШИМ» 

A11   

39 

I/O/Z 

Вход/выход «порт A», разряд 11 

MEM_ADDR3 

O 

Выход шины адреса внешней памяти, разряд 3 

MII_TXD2 

O 

Выход «передаваемый второй бит данных» 

PWM_B1 

O 

Выход «линия В блока 1 ШИМ» 

A12   

40 

I/O/Z 

Вход/выход «порт A», разряд 12 

MEM_ADDR4 

O 

Выход шины адреса внешней памяти, разряд 4 

MII_TXD3 

O 

Выход «передаваемый третий бит данных» 

PWM_B2 

O 

Выход «линия В блока 2 ШИМ» 

A13   

41 

I/O/Z 

Вход/выход «порт A», разряд 13 

MEM_ADDR5 

O 

Выход шины адреса внешней памяти, разряд 5 

MII_TX_EN 

O 

Выход «разрешение передачи» 

PWM_B3 

O 

Выход «линия В блока 3 ШИМ» 

A14   

42 

I/O/Z 

Вход/выход «порт A», разряд 14 

MEM_ADDR6 

O 

Выход шины адреса внешней памяти, разряд 6 

MII_TX_ER 

O 

Выход «ошибка передачи» 

PWM_B4 

O 

Выход «линия В блока 4 ШИМ» 

A15   

43 

I/O/Z 

Вход/выход «порт A», разряд 15 

MEM_ADDR7 

O 

Выход шины адреса внешней памяти, разряд 7 

MII_CRS 

I 

Вход «контроль носителя» 

PWM_B5 

O 

Выход «линия В блока 5 ШИМ» 

B0 

 

53 

I/O/Z 

Вход/выход «порт B», разряд 0 

JTAG_TDI 

I 

Вход «данные JTAG» (включен по умолчанию) 

SPI_FSS1 

I 

Вход «выбор ведомого устройства SPI1» 

MEM_WE# 

O 

Выход «сигнал записи во внешнюю память» 

B1 

 

54 

I/O/Z 

Вход/выход «порт B», разряд 1 

JTAG_TMS/ 
SWDIO 

I 

Вход «переключение режима JTAG» (включен 
по умолчанию) 

SPI_CLK1 

I/O 

Вход/выход «синхросигнал передачи SPI1» 

MEM_CE0# 

O 

Выход «сигнал 0 выбора внешнего устройства» 

B2 

 

55 

I/O/Z 

Вход/выход «порт B», разряд 2  

JTAG_TCK/ 
SWCLK 

I 

Вход «тактовый сигнал JTAG» (включен по 
умолчанию) 

SPI_RXD1 

I 

Вход «линия приема данных SPI1» 

MEM_CE1# 

O 

Выход «сигнал 1 выбора внешнего устройства» 

B3 

 

56 

I/O/Z 

Вход/выход «порт B», разряд 3 

MII_TXCLK 

I 

Вход «синхросигнал передачи» 

CAN_TX0 

O 

Выход «линия передачи данных CAN0»  

MEM_ADDR0 

O 

Выход шины адреса внешней памяти, разряд 0 

B4 

 

57 

I/O/Z 

Вход/выход «порт B», разряд 4 

MEM_ADDR8 

O 

Выход шины адреса внешней памяти, разряд 8 

MII_COL 

I 

Вход «обнаружение конфликта» 

PWM_B6 

O 

Выход «линия В блока 6 ШИМ» 

 
 

 

 

12 

Продолжение таблицы 2.1 

Обозначение вывода 

Номер 

вывода 

Тип 

вывода 

Функциональное назначение вывода 

B5 

 

58 

I/O/Z 

Вход/выход «порт B», разряд 5 

MEM_ADDR9 

O 

Выход шины адреса внешней памяти, разряд 9 

MII_MDC 

O 

Выход «линия тактового сигнала управляющих  
данных» 

PWM_A7 

O 

Выход «линия А блока 7 ШИМ» 

B6 

 

59 

I/O/Z 

Вход/выход «порт B», разряд 6 

MEM_ADDR10 

O 

Выход шины адреса внешней памяти, разряд 10 

MII_MDIO 

I/O 

Вход/выход «линия управляющих данных» 

PWM_B7 

O 

Выход «линия В блока 7 ШИМ» 

B7 

 

60 

I/O/Z 

Вход/выход «порт B», разряд 7 

MEM_ADDR11 

O 

Выход шины адреса внешней памяти, разряд 11 

MII_RXCLK 

I 

Вход «синхросигнал приема» 

PWM_A8 

O 

Выход «линия А блока 8 ШИМ» 

B8 

 

64 

I/O/Z 

Вход/выход «порт B», разряд 8 

MEM_ADDR12 

O 

Выход шины адреса внешней памяти, разряд 12 

MII_RXD0 

I 

Вход «принимаемый нулевой бит данных» 

PWM_B8 

O 

Выход «линия В блока 8 ШИМ» 

B9 

 

65 

I/O/Z 

Вход/выход «порт B», разряд 9 

MEM_ADDR13 

O 

Выход шины адреса внешней памяти, разряд 13 

MII_RXD1 

I 

Вход «принимаемый первый бит данных» 

PWM_SYNCI 

I 

Вход «внешний синхросигнал для блоков 
ШИМ» 

B10   

66 

I/O/Z 

Вход/выход «порт B», разряд 10 

MEM_ADDR14 

O 

Выход шины адреса внешней памяти, разряд 14 

MII_RXD2 

I 

Вход «принимаемый второй бит данных» 

CMP_OUT0 

O 

Выход «результат сравнения аналогового 
компаратора 0» 

B11   

67 

I/O/Z 

Вход/выход «порт B», разряд 11 

MEM_ADDR15 

O 

Выход шины адреса внешней памяти, разряд 15 

MII_RXD3 

I 

Вход «принимаемый третий бит данных» 

CMP_OUT1 

O 

Выход «результат сравнения аналогового 
компаратора 1» 

B12   

68 

I/O/Z 

Вход/выход «порт B», разряд 12 

MEM_ADDR16 

O 

Выход шины адреса внешней памяти, разряд 16 

MII_RX_DV 

I 

Вход «валидность принимаемых данных» 

CMP_OUT2 

O 

Выход «результат сравнения аналогового 
компаратора 2» 

B13   

69 

I/O/Z 

Вход/выход «порт B», разряд 13 

MEM_ADDR17 

O 

Выход шины адреса внешней памяти, разряд 17 

MII_RX_ER 

I 

Вход «ошибка приема» 

SPI_FSS2 

I 

Вход «выбор ведомого устройства SPI2» 

B14   

70 

I/O/Z 

Вход/выход «порт B», разряд 14 

MEM_ADDR18 

O 

Выход шины адреса внешней памяти, разряд 18 

CAN_TX0 

O 

Выход «линия передачи данных CAN0»  

SPI_CLK2 

I/O 

Вход/выход «синхросигнал передачи SPI2» 

 
 
 

 

 

13 

Продолжение таблицы 2.1 

Обозначение вывода 

Номер 

вывода 

Тип 

вывода 

Функциональное назначение вывода 

B15   

71 

I/O/Z 

Вход/выход «порт B», разряд 15 

MEM_DATA0 

I/O 

Вход/выход шины данных внешней памяти, 
разряд 0 

CAN_RX0 

I 

Вход «линия приема данных CAN0»  

SPI_RXD2 

I 

Вход «линия приема данных SPI2» 

C0 

 

92 

I/O/Z 

Вход/выход «порт C», разряд 0 

MII_TXD0 

O 

Выход «передаваемый нулевой бит данных» 

– 

– 

– 

MEM_ADDR1 

O 

Выход шины адреса внешней памяти, разряд 1 

C1 

 

93 

I/O/Z 

Вход/выход «порт C», разряд 1 

MII_TXD1 

O 

Выход «передаваемый первый бит данных» 

CAN_TX1 

O 

Выход «линия передачи данных CAN1»  

MEM_ADDR2 

O 

Выход шины адреса внешней памяти, разряд 2 

C2 

 

94 

I/O/Z 

Вход/выход «порт C», разряд 2 

MII_TXD2 

O 

Выход «передаваемый второй бит данных» 

CAN_RX1 

I 

Вход «линия приема данных CAN1»  

MEM_ADDR3 

O 

Выход шины адреса внешней памяти, разряд 3 

C3 

 

95 

I/O/Z 

Вход/выход «порт C», разряд 3 

MII_TXD3 

O 

Выход «передаваемый третий бит данных» 

UART_TXD0 

O 

Выход «линия передачи данных UART0» 

MEM_ADDR4 

O 

Выход шины адреса внешней памяти, разряд 4 

C4 

 

96 

I/O/Z 

Вход/выход «порт C», разряд 4 

MII_TX_EN 

O 

Выход «разрешение передачи» 

UART_RXD0 

I 

Вход «линия приема данных UART0» 

MEM_ADDR5 

O 

Выход шины адреса внешней памяти, разряд 5 

C5 

 

97 

I/O/Z 

Вход/выход «порт C», разряд 5 

MII_TX_ER 

O 

Выход «ошибка передачи» 

UART_TXD2 

O 

Выход «линия передачи данных UART2» 

MEM_ADDR6 

O 

Выход шины адреса внешней памяти, разряд 6 

C6 

 

98 

I/O/Z 

Вход/выход «порт C», разряд 6 

MEM_DATA1 

I/O 

Вход/выход шины данных внешней памяти, 
разряд 1 

UART_RXD1 

I 

Вход «линия приема данных UART1» 

SPI_TXD2 

O 

Выход «линия передачи данных SPI2» 

C7 

 

99 

I/O/Z 

Вход/выход «порт C», разряд 7 

MEM_DATA2 

I/O 

Вход/выход шины данных внешней памяти, 
разряд 2 

UART_TXD1 

O 

Выход «линия передачи данных UART1» 

PWM_TZ2 

I 

Вход «сигнал 2 аварии» 

C8 

 

103 

I/O/Z 

Вход/выход «порт C», разряд 8 

MEM_DATA3 

I/O 

Вход/выход шины данных внешней памяти, 
разряд 3 

SPI_FSS0 

I 

Вход «выбор ведомого устройства SPI0» 

PWM_TZ4 

I 

Вход «сигнал 4 аварии» 

 
 
 
 

 

 

14 

Продолжение таблицы 2.1 

Обозначение вывода 

Номер 

вывода 

Тип 

вывода 

Функциональное назначение вывода 

C9 

 

104 

I/O/Z 

Вход/выход «порт C», разряд 9 

MEM_DATA4 

I/O 

Вход/выход шины данных внешней памяти, 
разряд 4 

SPI_CLK0 

I/O 

Вход/выход «синхросигнал передачи SPI0» 

PWM_TZ5 

I 

Вход «сигнал 5 аварии» 

C10   

105 

I/O/Z 

Вход/выход «порт C», разряд 10 

MEM_DATA5 

I/O 

Вход/выход шины данных внешней памяти, 
разряд 5 

SPI_RXD0 

I 

Вход «линия приема данных SPI0» 

MII_TXCLK 

I 

Вход «синхросигнал передачи» 

C11   

106 

I/O/Z 

Вход/выход «порт C», разряд 11 

MEM_DATA6 

I/O 

Вход/выход шины данных внешней памяти, 
разряд 6 

SPI_TXD0 

O 

Выход «линия передачи данных SPI0» 

MII_TXD0 

O 

Выход «передаваемый нулевой бит данных» 

C12   

107 

I/O/Z 

Вход/выход «порт C», разряд 12 

MEM_DATA7 

I/O 

Вход/выход шины данных внешней памяти, 
разряд 7 

TIMER_IN0 

I 

Вход «синхронизация таймера 0» 

MII_TXD1 

O 

Выход «передаваемый первый бит данных» 

C13   

108 

I/O/Z 

Вход/выход «порт C», разряд 13 

MEM_DATA8 

I/O 

Вход/выход шины данных внешней памяти, 
разряд 8 

TIMER_IN1 

I 

Вход «синхронизация таймера 1» 

MII_TXD2 

O 

Выход «передаваемый второй бит данных» 

C14   

109 

I/O/Z 

Вход/выход «порт C», разряд 14 

MEM_DATA9 

I/O 

Вход/выход шины данных внешней памяти, 
разряд 9 

TIMER_IN2 

I 

Вход «синхронизация таймера 2» 

MII_TXD3 

O 

Выход «передаваемый третий бит данных» 

C15   

110 

I/O/Z 

Вход/выход «порт C», разряд 15 

MEM_DATA10 

I/O 

Вход/выход шины данных внешней памяти, 
разряд 10 

NMI 

I 

Вход «внешнее прерывание NMI» 

MII_TX_EN 

O 

Выход «разрешение передачи» 

D0 

 

111 

I/O/Z 

Вход/выход «порт D», разряд 0 

MII_CRS 

I 

Вход «контроль носителя» 

UART_RXD2 

I 

Вход «линия приема данных UART2» 

MEM_ADDR7 

O 

Выход шины адреса внешней памяти, разряд 7 

D1 

 

112 

I/O/Z 

Вход/выход «порт D», разряд 1 

MII_COL 

I 

Вход «обнаружение конфликта» 

UART_RXD3 

I 

Вход «линия приема данных UART3» 

MEM_ADDR8 

O 

Выход шины адреса внешней памяти, разряд 8 

D2 

 

113 

I/O/Z 

Вход/выход «порт D», разряд 2 

MII_MDC 

O 

Выход «линия тактового сигнала 
управляющих  данных» 

UART_TXD3 

O 

Выход «линия передачи данных UART3» 

MEM_ADDR9 

O 

Выход шины адреса внешней памяти, разряд 9 

 

 

15 

Продолжение таблицы 2.1 

Обозначение вывода 

Номер 

вывода 

Тип 

вывода 

Функциональное назначение вывода 

D3 

 

114 

I/O/Z 

Вход/выход «порт D», разряд 3 

MII_MDIO 

I/O 

Вход/выход «линия управляющих данных» 

– 

– 

– 

MEM_ADDR10 

O 

Выход шины адреса внешней памяти, разряд 10 

D4 

 

115 

I/O/Z 

Вход/выход «порт D», разряд 4 

MII_RXCLK 

I 

Вход «синхросигнал приема» 

– 

– 

– 

MEM_ADDR11 

O 

Выход шины адреса внешней памяти, разряд 11 

D5 

 

116 

I/O/Z 

Вход/выход «порт D», разряд 5 

MII_RXD0 

I 

Вход «принимаемый нулевой бит данных» 

– 

– 

– 

MEM_ADDR12 

O 

Выход шины адреса внешней памяти, разряд 12 

D6 

 

117 

I/O/Z 

Вход/выход «порт D», разряд 6 

MII_RXD1 

I 

Вход «принимаемый первый бит данных» 

– 

– 

– 

MEM_DATA0 

I/O 

Вход/выход шины данных внешней памяти, 
разряд 0 

D7 

 

118 

I/O/Z 

Вход/выход «порт D», разряд 7 

MII_RXD2 

I 

Вход «принимаемый второй бит данных» 

– 

– 

– 

MEM_DATA1 

I/O 

Вход/выход шины данных внешней памяти, 
разряд 1 

D8 

 

119 

I/O/Z 

Вход/выход «порт D», разряд 8 

MII_RXD3 

I 

Вход «принимаемый третий бит данных» 

– 

– 

– 

MEM_DATA2 

I/O 

Вход/выход шины данных внешней памяти, 
разряд 2 

D9 

 

120 

I/O/Z 

Вход/выход «порт D», разряд 9 

MII_RX_DV 

I 

Вход «валидность принимаемых данных» 

SCL1 

I/O 

Вход/выход  «линия синхронизации I2C1» 

MEM_DATA3 

I/O 

Вход/выход шины данных внешней памяти, 
разряд 3 

D10   

129 

I/O/Z 

Вход/выход «порт D», разряд 10 

MII_RX_ER 

I 

Вход «ошибка приема» 

SDA1 

I/O 

Вход/выход «линия данных I2C1» 

MEM_DATA4 

I/O 

Вход/выход шины данных внешней памяти, 
разряд 4 

D11   

128 

I/O/Z 

Вход/выход «порт D», разряд 11 

UART_TXD0 

O 

Выход «линия передачи данных UART0» 
(включен по умолчанию) 

CAN_TX0 

O 

Выход «линия передачи данных CAN0» 

CMP_OUT0 

O 

Выход «результат сравнения аналогового 
компаратора 0» 

D12   

127 

I/O/Z 

Вход/выход «порт D», разряд 12 

MEM_DATA11 

I/O 

Вход/выход шины данных внешней памяти, 
разряд 11 

UART_TXD2 

O 

Выход «линия передачи данных UART2» 

MII_TX_ER 

O 

Выход «ошибка передачи» 

 

 

16 

Продолжение таблицы 2.1 

Обозначение вывода 

Номер 

вывода 

Тип 

вывода 

Функциональное назначение вывода 

D13   

126 

I/O/Z 

Вход/выход «порт D», разряд 13 

MEM_DATA12 

I/O 

Вход/выход шины данных внешней памяти, 
разряд 12 

– 

– 

– 

MII_CRS 

I 

Вход «контроль носителя» 

D14   

125 

I/O/Z 

Вход/выход «порт D», разряд 14 

MEM_DATA13 

I/O 

Вход/выход шины данных внешней памяти, 
разряд 13 

– 

– 

– 

MII_COL 

I 

Вход «обнаружение конфликта» 

D15   

124 

I/O/Z 

Вход/выход «порт D», разряд 15 

MEM_DATA14 

I/O 

Вход/выход шины данных внешней памяти, 
разряд 14 

– 

– 

– 

MII_MDC 

O 

Выход «линия тактового сигнала 
управляющих  данных» 

E0 

 

130 

I/O/Z 

Вход/выход «порт E», разряд 0 

UART_RXD0 

I 

Вход «линия приема данных UART0» 
(включен по умолчанию) 

SCL0 

I/O 

Вход/выход  «линия синхронизации I2C0» 

CMP_OUT1 

O 

Выход аналогового компаратора 1 

E1 

 

131 

I/O/Z 

Вход/выход «порт E», разряд 1 

JTAG_TRST 

I 

Вход «сброс JTAG» (включен по умолчанию)  

SDA0 

I/O 

Вход/выход «линия данных I2C0» 

UART_TXD2 

O 

Выход «линия передачи данных UART2» 

E2 

 

132 

I/O/Z 

Вход/выход «порт E», разряд 2 

CAN_RX0 

I 

Вход «линия приема данных CAN0» 

PWM_B5 

O 

Выход «линия B блока 5 ШИМ» 

MEM_DATA6 

I/O 

Вход/выход шины данных внешней памяти, 
разряд 6 

E3 

 

133 

I/O/Z 

Вход/выход «порт E», разряд 3 

NMI 

I 

Вход «внешнее прерывание NMI» 

UART_RTS0 

I 

Вход «запрос на передачу UART0» 

MEM_DATA7 

I/O 

Вход/выход шины данных внешней памяти, 
разряд 7 

E4 

 

134 

I/O/Z 

Вход/выход «порт E», разряд 4 

QEP_A/XCLK0 

I 

Вход «тактовый сигнал КД0» 

CAP_PWM0 

I/O 

Вход/выход «внешнее событие/сигнал ШИМ 
блока захвата 0» 

TIMER_IN0 

I 

Вход «синхронизация таймера 0» 

E5 

 

135 

I/O/Z 

Вход/выход «порт E», разряд 5 

QEP_B/XDIR0 

I 

Вход «сигнал направления вращения ротора 
для КД0» 

CAP_PWM1 

I/O 

Вход/выход «внешнее событие/сигнал ШИМ 
блока захвата 1» 

MEM_LB# 

O 

Выход «разрешение для младшего байта»